|
서울시립대학교 전전설2 4주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가
|
|
|
서울시립대학교 전전설3 4주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
2. Materials & Metho
|
|
|
[VHDL] Combinational logic design with 8to1 MUX & 4to16 Decoder, 코드 및 시뮬레이션 분석
목차
Ⅰ. Introduction
Ⅱ. Design With 8 to 1 MUX
A. 8 to 1 MUX
B. Truth Table
C. Graphical Symbol
D. VHDL Capture
E. RTL Viewer Capture
F. Simulation Capture
G. Discussion
Ⅲ. Design With
|
|
|
|
시립대 전전설2 A+ 4주차 예비레포트
목차
1. 서론
1.1. 실험 목적
1.2. 배경이론 및 개념
2. 사전 조사
3. In-Lab 실험 내용 및 예상 결과
3.1. 실험 내용
3.2. 예상 결과
4. 참고 문헌
1. 서론
전전설2(전자전기공학) 과목은 전자
|
|
|
서울시립대 전자전기설계2(전전설2) 4주차 결과보고서
목차
1. 실습1 1비트 반가산기 Behavioral Level modeling 설계
2. 실습2 (1비트 전가산기 설계)
3. 실습3(4비트 가산기 행위수준 모델링 사용 설계)
4. 응용과제(4-bit Comparator 설계, 2의 보수 입
|
|
|
|
시립대 전전설2 Velilog 예비리포트 4주차
목차
1. 실험 목적
2. 배경 이론
3. 실험 장비
4. 실험 전 과제
5. 실험 전 응용 과제 Preview
6. 참고문헌
1. 실험 목적
이번 실험의 목적은 비엘리로그(Verilog) 언어를 통해 디지털 회로 설
|
|
|
|
(10가지 기능, 코드 전체 포함, 직접 작성한 코드, 확장성 좋은 코드)서울시립대학교 전전설2 10주차(Final) 예비레포트(코딩 매우 성공적, A+, 10점 만점 11점, 디지털 시계)
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
2. Materials
|
|
|
|
(믿음, 자세한 설명 포함, 10가지 기능, 코드 전체 포함, 직접 작성한 코드, 확장성 좋은 코드)서울시립대학교 전전설2 10주차(Final) 결과레포트(코딩 매우 성공적, A+, 10점 만점 11점, 디지털 시계)
목차
1. Results of this Lab(실험 결과)
1) Results
|
|
|
|
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. HDL
2.2. Verilog
Ⅱ. 본론
1. 실험 장비 및 사용법
1.1. Verilog HDL
1.1.1. Verilog 어휘 규칙
1.1.2. Module(1)
1.1.3. Logic Value
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board
목차
가. 실험목표
나. 이론적배경
다. Simulation
1)OR gate, XOR gate
2)Half Adder
3)1-bit Full Adder
4)4-bits Ripple Carry Full Adder
라. 결론
마.
|
|
메뉴펼치기
