|
서울시립대 전자전기설계2(전전설2) 2주차 결과보고서
목차
1. 실습1(자일링스 기본 사용법과 AND게이트 작성)
2. 실습2(반가산기 회로 구현)
3. 실습4(반가산기 불러오기를 통한 전가산기 작성)
4. 응용과제(리플캐리 전가산기 작성)
5.
|
|
|
서울시립대 전자전기설계2(전전설2) 2주차 사전보고서
목차
1. PROM, PAL, CPLD, FPGA 차이점과 장단점
2. FPGA가 휘발성이라는 의미는 무슨 의미인가?
3. XC3S200의 최대 논리 게이트 구현 개수는?
4. HBE Combo-2 SE의 입출력 장치와 그 종류 및 특성
|
|
|
서울시립대 전자전기설계2(전전설2) 3주차 결과보고서
목차
1. 실습1 Two-input AND 게이트 설계와 시뮬레이션
2. 실습2 (Gate Primitive를 이용한 AND게이트 설계)
3. 실습3(행위수준 모델링을 이용한 AND 게이트 설계)
4. 실습5(4비트 XOR 게이트 설
|
|
|
서울시립대 전자전기설계2(전전설2) 3주차 사전보고서
목차
1. Verilog HDL과 VHDL의 장단점
2. Verilog에서 다음의 constant의 의미와 실제로 비트로 표현했을 때 어떻게 나타나는지 조사하시오.
3. Verilog에서 wire형과 reg형의 차이점을 조사하시오
|
|
|
서울시립대 전자전기설계2(전전설2) 4주차 결과보고서
목차
1. 실습1 1비트 반가산기 Behavioral Level modeling 설계
2. 실습2 (1비트 전가산기 설계)
3. 실습3(4비트 가산기 행위수준 모델링 사용 설계)
4. 응용과제(4-bit Comparator 설계, 2의 보수 입
|
|
|
서울시립대 전자전기설계2(전전설2) 5주차 결과보고서
목차
1. 실습1 24 디코더 설계
2. 실습2 42 인코더를 Gate primitive으로 방법 디자인
3. 실습3 42 인코더 case문으로 설계
4. 38 디코더 if문 사용해 설계
5. 실습5 2비트 21 MUX회로 case문 설계
|
|
|
서울시립대 전자전기설계2(전전설2) 5주차 사전보고서
목차
1. 교안의 24 디코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.
2. 교안의 42 엔코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방
|
|
|
[서울시립대] A+ 전전설1 [MATLAB을 이용한 전기회로 분석] 예비 보고서
목차
1.서론
가.실험의 목적
나.실험 이론
2.실험 장비 및 재료
3.실험 방법 및 예상 실험 결과
4.실험 교안에서 지시한 내용
1.서론
전기회로 분석은 현
|
|
|
[서울시립대] A+ 전전설1 [PSpice를 이용한 전기회로 분석] 예비 보고서
목차
1.서론
가.실험의 목적
나.실험 이론
2.실험 장비 및 재료
3. 실험 방법 및 예상 실험 결과
4. 실험 교안에서 지시한 내용
1.서론
전기회로 분석은
|
|
|
[서울시립대] A+ 전전설1 [RC, RL, RLC 회로의 시간영역응답] 예비+결과 보고서
목차
1.서론
가.실험의 목적
나.이론적 배경
2.실험 장비 및 재료
3.실험 방법 및 예상 실험 결과
4.실험 교안에서 지시한 내용
1.서론
전기회로의
|
|
메뉴펼치기
