|
회로에서 중간 케이블의 영향으로 노이즈가 발생된 경우, 케이블이 기판에 접속되는 지점이나, 출력 단 직전에 전해 캐패시터를 연결하면, 많은 노이즈를 감쇠시킬 수 있다는 실험결과를 얻게 되었다.
이번 실험으로 DAC회로에 대해 많은 공부
|
|
|
회로 연결 구성 방법은 그림3-1,2 소개한 AUDIO DIG 변환 앰프회로와 위의 그림7-6에 링카운터회로 그리고 그림 7-2에서 소개한 웨이브하트의 결합이다. 웨이브하트의 데이터 입력(74164의 1,2번핀) 으로 들어가는 발진회로의 신호를 차단하고 그림7-6
|
|
|
변환하는 국부발진기(Local Oscillator) 역할을 하는 핵심부품이다.
실험 7 실험 IC : 555 타이머 실험
◎ 결과 보고서
1. 2)-1 이론치 : *VCC(5) = 3.3V ,, 실험치 : 4V
1. 2)-2 이론치 : Hi=0.695(R+R)C=0.7ms ,, low=0.695Ra*C=0.23ms
실험치 : Hi=0.6ms low=0.26ms
1. 2)-3 이론치 : T
|
|
|
회로구성
변압기의 구조는 오른쪽 그림과 같다. 이 회로는 두 개의 교류 회로를 직접 도선으로 연결하는 것이 아니라 자기적으로 연결하는 장치로, 두 회로 사이에 전압과 전류의 변환이 이루어 진다. 입력 측을 1차 코일이라 하고, 출력 측을
|
|
|
변환 설계
이 실험은 앞에 실험1,2와 반대로 아날로그 신호를 디지털 값으로 바꿔주는 A/D 변환기에 대한 실험입니다.
실험 2의 회로에 비교기를 연결해서 회로를 구성하였습니다.
3-1) 가변저항 변화에 따른 출력 파형 변화
처음에 가변저항 500
|
|
|
회로도
5. 실험절차
(1) 디지털 실험기판 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (a)를 구성하고 데이터 스위치 과 를 각각 A, B에 연결하고, 과 르 , 로 변환시ㅣ면서 오실로스코프를 사용하여 X의 출력 전압을 측정하여 표 1에 기록
|
|
|
연결하여서 11시에서 0시로 넘어 갈 때 AM/PM이 토글 된다.
다. 회로도
라. 최종구현 회로(사진 첨부)
Time process part
그림
그림
Adjustment part
Representative part
그림
그림
1시간 동작 후 오차 확인
그림
그림
마. 구현된 회로 검증 내용
-오실로 스코
|
|
|
직렬로 놓아야 하며 저항의 크기는 다이오드의 전압강하를 1.7V, 전류는 대략 10㎃로 가정함으로써 쉽게 계산한다. 예를 들어 5V DC전압인 경우 RLC값은
순방향으로 바이어스된 다이오드에서는 자유전자가 접합면을 통과해서 정공 속으로 들어
|
|
|
회로는 비반전 비교기이므로 그 출력전압은 입력과 동일한 극성 이 된다. 그림과 같이 입력을 역으로 취하면 반전 비교기가 된다.
비교기의 응용으로 비반전 입력이 접지된(즉 Vref = 0) 그림의 회로를 사용하여 정현파를 구형파로 변환시킬 수
|
|
|
회로2에서는 저항의 크기가 일정하게 나타나므로 이것으로 인한 비선형적인 오차가 줄어들게 된다.
1.3 디지털-아날로그 변환기의 최대 동작 속도가 제한되는 이유를 설명하시오.
최대 동작속도가 제한되는 것은 디지털 신호가 변화하는 것은
|
|
메뉴펼치기
