|
실험 22. 망로(網路)전류를 이용한 회로해석
1. 실험 목적
(1) 선형회로의 의미를 배운다.
(2) 망로전류 방법으로 구해진 전류를 실험적으로 입증한다.
2. 실험과정 Pspice로 구현
3. 실험 결과
(1) 시뮬레이션 결과
표 22-2. 망로전류 계산에 대한 입증
|
|
|
p
Position of Arm
Measured Values
Calculated Value
B2
Max CW (at A)
15
B3
Midpoint
15
B4
Max CCW ( at C)
15
실험 18. 부하를 갖는 전압분할 회로
1. 실험 목적
(1) 전압분할 회로에서 부하가 전압 관계에 미치는 효과를 알아본다.
(2) (1)의 결과를 실험적으로 입증한다.
2.
|
|
|
실험 17. 키르히호프 전류법칙
1. 실험 목적
(1) 회로내 임의의 접합점에서의 유입전류의 합과 유출전류 사이의 관계를 구한다.
(2) (1)의 얻어진 관계를 구한다.
2. 실험과정 Pspice로 구현
3. 실험 결과
(1) 시뮬레이션 결과
◈ 표 17-1. 저항기의 측정
|
|
|
1. 실험 목적
(1) 복잡한 회로를 하나의 전원과 하나의 저항으로 구성된 등가회로로 표현하는 방법으로 테브난의 정
리 및 노튼의 정리를 이해하고, 실험을 통해 확인한다. (2) 전원이 갖고 있는 내부 저항의 영향이 실험 결과에 미치는 영향을
|
|
|
1. 실험 장비
① 디지털 멀티미터
② 저항(???? ???? ???)
③ 프로브팁, 악어입 클립
④ 직류 전원 장치
⑤ 연결선
⑥ 브레드보드
2. 실험 내용 및 방법
복잡한 회로를 쉽게 해석하는 데 여러 가지의 방법들이 있다. 이 중 여러 가지의 방
|
|
|
1. 실험목적
휘트스톤 브리지를 통하여 평형상태를 이용한 정밀 측정 방법을 이해하고, 휘트스톤 브리지에 의한 저
항 측정 방법을 실험한다. 2. 실험 이론
휘트스톤 브리지(Wheatstone bridge)는 회로의 평형상태를 이용하여 정밀한 저항 측정을
|
|
|
실험 (2)와 실험 (3) 모두 위상차 값은 90이고, 역률은 0이 되는 것을 확인할 수 있었습니다.
실험에서 무시할 수 있을 정도의 작은 오차가 발생했는데, 이 오차의 원인은 회로의 임피던스가 증가하고, Z에서 소모되는 전력이 증가하게 되었기 때
|
|
|
실험 (5)는 D 플립플롭의 기능에 대해 알아보는 실험이었습니다. D 플립플롭은 D 래치에 CLK (clock)이 있다는 것이라고 생각할 수 있습니다. 이 회로는 처음 D입력이 0일 때, 변화하는 CLK 값에 따라 달라지는 Q값을 관찰하고, D입력이 1일 경우에 대
|
|
|
하는 문제였습니다. <그림 5.13>의 회로의 경우, 전압 배율 m을 구하는 공식은 m=로 를 구하는 방법은 를 이용하여 구할 수 있으므로 대입하면, m=이 됩니다. 여기서 는 전압계의 내부저항이므로 두 번째 실험에서 구한 값인 10.0195 [M]를 이용
|
|
|
실험준비물
(2) 전원공급기(GW GPC-3020A) 1대
(3) 오실로스코프
(4) 브레드보드(WISH 206) 1개
SN7400
SN7404
SN7408
SN7420
LTS5422R(Seven segment), Power supply, Oscilloscope
실험
(1) 다음 그림의 회로를 구성하고, 진리표를 구하여 표로부터의 논리식을 AB로 나타내어라.
|
|
메뉴펼치기
