|
회로소자 값 을 만족해야하는 것을 알 수 있다.
실험
(1) <그림 16.1>의 회로 (R=1 [k], C=0.01 [uF], L=10 [mH])를 구성하고 신호발생기로부터 발생된 진폭이 5 [V]이고 주파수가 5 [kHz]인 구형파 신호 를 회로에 인가한다. 와 커패시터 양단에 걸리는
|
|
|
실험은 RLC 2차회로의 스텝 응답을 해석하고, RLC 2차회로의 과제동 응답, 임계제동 응답, 부족제동 응답을 확인하는 실험이었습니다. RLC 회로에서 공식 을 이용하여 계산한 후 인 것을 이용하여 실험의 응답을 확인할 수 있었습니다.
실험 (1)은
|
|
|
때 TM기 모드가 활성화되어 외부 디바이스에서 아날로그 신호를 얻을 수 있습니다.
이번 실험은 실험 (4)와 실험 (5) 모두 결과 값이 이론값과 비슷하게 나왔습니다. 이론값은 실험부분의 표 아래에 적어두었습니다. 실험
비고 및 고찰
|
|
|
회로에서 공진주파수
표 12
VOLT/DIV
TIME/DIV
최대전압
ω(공진주파수)
공진주파수 오차
예상
결과
차이
백분율
5V
20s
12V
100kHz
16.092kHz
83.908kHz
521%
① 계산식
ω = (공진주파수) : = Hz = 100kHz
② 실험한 결과 16.092kHz로 이론값과는 83.908kHz차이로 약 1/5의
|
|
|
C값에 영향을 미치는 요소를 열거하라.
(3) 실험절차 (1),(2)의 회로에 대하여 이론치를 계산하여 표14.1과 표14.2의 형식으로 구성하라.
(4) 실험절차 (5),(6)의 회로에 대하여 이론치를 계산하여 표14.3과 표14.4의 형식으로 구성하라.
|
|
|
회로망에서 임의의 교차점에 흘러 들어가는 모든 전류와 나가는 모든 전류의 합은 0이다’ 라는 점을 만족하는지 실험으로 확인하여 본다.
나. 키르히호프의 전압의 법칙
직렬회로를 구성한다. 각 저항의 양단에 걸리는 전압을 측정한다. 키
|
|
|
다. 이를 개선하여 이번 실험에서부터는 저항기를 빵판에 꽂은 상태로 저항기의 값을 재 보다 정확한 실험 데이터를 얻을 수 있었다.
이번 실험에서는 그 동안 다뤄보지 않았던 병렬회로를 직접 구성해 보고 병렬 회로내에서는 전압이 항상
|
|
|
RL회로를 구분시켜 각 회로에서 주파수가 미치는 영향을 알아보는 실험을 했던 경험이 있는데 이번 실험을 통하여 RLC회로에서의 주파수 영향에 대해 개념을 정리할 수 있었고 실험 48에서 확인할 수 있었던 Z =
SQRT { { R}^{2 }+( { X}_{L } - {X }_{C } {
|
|
|
결과 데이터를 보면 전력요소(PF)의 값과 θ의 값이 각각 46.8°, 39.6°와 68.45%, 77.05%로 비슷하게 나와 큰 오차는 없었던 실험인 것 같다.
이번 실험을 통해 주변에서 흔히 볼 수 있는 교류회로에서의 실제전력에 대해 배울 수 있었고 실험자체는
|
|
|
실험은 NOT, OR, AND 게이트, NAND, NOR, Exclusive-OR 게이트의 논리함수 개념과 Gate의 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 논리회로의 표현방식을 익히고 구현해보는 실험을 하였습니다.
각 Gate 마다 쓰여 있는 숫자가
|
|
메뉴펼치기
