|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
BJT의 고정 바이어스 및 전압분배 바이어스
실험 일자
2020년 9월 30일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
- 바이폴라 트랜지스터는 차단, 포화, 선형의 3가지 모드로
|
|
|
회로에 의해 -20dB/decade가 부가되어 -40dB/decade의 롤-오프로 감소 시작
- fc(bypass)까지 계속 감소하면, 이점에서 바이패스 RC 회로에 의해 -20dB/decade가 또 다시 부가되어 -60dB/decade의 롤-오프로 감소 시작
Chapter2. 실험 결과 (시뮬레이션)
PSpise 모의실
|
|
|
회로의 출력은 언제나 그 입력의 종류에 따라 좌우된다. 연산 증폭기를 해석하는 목표는 출력을 입력의 함수로 표현하는 것이다.
◎ 반전 증폭기 (Inverting Amplifier)
그림3 - 반전 증폭기로서의 연산 증폭기 그림4 - 반전 증폭기 회로의 입
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
소신호 공통 이미터 증폭기
실험 일자
2020년 10 월 14일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
1.NPN BJT 소신호 증폭기의 종류
- 공통 이미터 증폭기
이미터가 신호 접지
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
|
신호모델 및 해석
1. 실험의 목적
2. 실험 준비물
3. 기초 이론
4. 실험 진행
5. 실험예상
6. 실험 결과 및 분석
7. 오차의 원인과 개선방향
8. 감상
|
|
|
실험회로를 구성해보았다. 먼저 저항 Rm=100Ω을 연결했다.
Rs를 연결하지 않은 상태, 100Ω의 저항 1개를 연결한 상태, 2개를 연결한 상태, 3개를 연결한 상태, 4개를 연결한 상태에서 전체전류 I=10mA가 되도록 직류전원 V를 조절하고, 각각에 대해서
|
|
|
6장 오실로스코프와 함수발생기의 사용법
4. 실험내용 및 절차
◎ 실험을 시작하기 전에 실험 5의 순서에 따라 오실로스코프를 초기조정 할 것
4.1 오실로스코프와 FG의 전원플러그를 꼽은 벽면 또는 실험대의 110V, 220V 소켓에 접지단자가 있
|
|
|
회로이다.
그림 4. 전류 분배 회로
절점 A에서 키르히호프의 전류 법칙(KCL)를 적용하면
I=I1 +I2 (4)
이 된다. 그리고 절점 A,B사이의 전압이 V 이므로 옴 법칙에 의해
3. 준비사항
3.1 실험에 사용할 기기
analog lab. Unit 1대
디지털 멀티미터 1대
직류
|
|
|
L): TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할때 사용.
DC OFFSET(PULL): 출력신호에 양 또는 음의 DC 성분을 첨가할 수 있다.
OUTPUT: 주 출력이 출력 임피던스 50Ω으로 출력되는 BNC 단.
AMPLITUDE: 출력신호의 레벨을 0에서 -2
|
|
메뉴펼치기
