|
논리적 회로(AND gate)
2)논리합 회로(OR gate)
3)논리 부정 회로(NOT gate)
4)NAND 회로 (NAND gate)
5)NOR 회로 (NOR gate)
6)배타적 논리 합 회로(exclusive-OR gate)
7)비교기
8)반가산기
9)반감산기
10)플립플롭
실험방법
(1)AND와 OR 게이트의 특성
(2)NOT 와 NAND
|
|
|
실험 (그린, 김동민 저) (5th Endition)
2. 디지털공학개론, 변인수 외, 동일출판사, 2015. 1.
서론
2.
본론
[문1] NAND 게이트 예를 들어 자세히 설명하세요
[문2] NAND 게이트를 사용하는 이유를 설명하세요
[문3] NAND와 NOR 게이트로 회로를 구성
|
|
|
실험2 논리 프로브 구성
실험목표
사용 부품
이론요약
실험결과
데이터 및 관찰 내용
결과 및 결론
평가 및 복습문제
|
|
|
실험은 이론으로만 배웠던 NAND, NOR, 인버터 게이트를 실험적으로
게이트의 진리표를 작성해보았으며 NAND, NOR 게이트를 이용하여 다른 기본 논리 게이트 또한 구성해보았다. 그리고 많이 봐왔던 게이트 모양뿐만 아니라 ANSI/IEEE 라는 직사각형
|
|
|
버리게 됩니다. 따라서 래치 회로는 입력 SR=11을 인가하지 않는다는 조건하에 사용하여야 합니다. 만약 래치가 nand 로 구성된 래치라면 00 을 인가하면 안됩니다.
Pspice의 예시 실험 목표
사용 부품
관련 이론
실험 순서
용어 정리
|
|
|
회로
슈미트 트리거 회로 아래의 내용은 타 게시판에서 옮겨온 내용입니다. 디지탈회로의 기본신호 레벨은 High("1"),Low("0") 그리고 특수하게 High 임피던스 상태 이렇게 세 레벨이 있습니다. 여기서 하이임피던스는 중간값을 의미합니다. 이것
|
|
|
실험 (2)의 회로의 구성에 대한 패턴도를 완성하시오
9. 본 실험을 하면서 나름대로 배운점을 쓰시오.
오픈 컬렉터의 의미, 3-상태 버퍼/인버터 특성, 논리 게이트의 지연시간 특성에 대해서 알 수 있었다. ｢실험 4｣X-OR, X-NOR 게이트
|
|
|
있었다.
미숙했지만 첫 실험을 통해서 여러 기구나 장비의 사용법을 잘 배워서 , 다음실험에는 원하는 결과를 얻을 수 있도록 잘 준비해야겠다. 디지털 공학 실험
2장 일반 논리 게이트 응용
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
가/감산기를 배웠다. 앞장에서 배웠던 가산기, 감산기를 합친 IC이다.
가산기이냐 감산기이냐의 기준은 제어입력신호를 무엇으로 주는가에 따라 IC의 기능이 달라졌다. ｢실험 9｣비교기 회로
｢실험 8 간단한 논리 회로 실험
|
|
|
정리를 이용
Y=B+BC+ABC
=B+BC+BC+ABC
=B(C+)+BC(+A)
= B+BC
② 카르노 맵 이용방법
Y
AB
C
00
01
11
10
0
0
1
0
0
1
0
1
1
0
Y= B+BC 1. 부울대수
2. 부울대수의 기본공리
3. 부울대수의 제반 정리
4. 조합논리회로
5. 카르노 맵(Karnaugh Map)
6. 간략화해보기
|
|
메뉴펼치기
