|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
BJT의 고정 바이어스 및 전압분배 바이어스
실험 일자
2020년 9월 30일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
- 바이폴라 트랜지스터는 차단, 포화, 선형의 3가지 모드로
|
|
|
Chapter 1. 관련 이론(Theoretical Background
① Thevenin's theorem
회로이론에서는 테브난 등가회로는 두 개의 단자를 포함한 전압원, 전류원, 저항의 어떤 조합도 하나의 전압원과 하나의 직렬저항으로 변환시켜 전기적 등가를 설명했다. 교류시스템
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 연산 증폭기 (Operational Amplifier)
그림1.a - 이중 연산 증폭기 그림1.b - 연산 증폭기
연산 증폭기는 집적회로(IC) 칩이며 하나의 작은 패키지 형태로 되어 있는데 25개의 트랜지스터와 12개의 저항이
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
|
3장 연습문제풀이 3장 연습문제 풀이
|
|
|
기초논리회로 시간에 배웠던 래치와 플립플롭의 동작을 직접 확인해 볼 수 있었다. 래치의 경우 클록 신호가 허용되어 있는 동안은 연속적으로 입력 변화가 출력에 전달되는데 반해, 플립플롭은 오로지 클록 신호에 따라서만 그 출력이 바뀌
|
|
|
n), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과
|
|
|
논리 함수를 구하시오.
(나) NOT 게이트, 2입력 AND 게이트, 2입력 OR 게이트를 이용하여 최소의 비용으로
회로 구현하기 위한 논리도를 그리시오. 단, AND 게이트와 OR 게이트의 가격은
F = B'C'+A'B'D = B'(C'+A'D) = B+(C'+A'D)' = B+(C(A'D)') = B+(C(A+D'))
동일하고
|
|
메뉴펼치기
