|
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서
목차
1. 실험개요
2. 퀴즈 답안지 및 정답
3. 실험 노트
4. 실험 회로도 및 예상결과
5. 실험 결과 및 분석
6. 결론 및 검토사항
7. 참고자료
|
|
|
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서
목차
1. 실험 개요
2. 퀴즈 답안지 및 정답
3. 실험 노트
4. 실험 결과 및 예상 결과와의 비교 분석
5. 토의
6. 참고문헌
1. 실험 개요
디지털
|
|
|
로그램에서 FSM은 제어 시스템, 데이터 처리, 통신 프로토콜 등에서 광범위하게 사용된다. 이번 실험에서는 FSM의 기본 구성 요소인 상태, 입력, 출력, 상태 전이 기능 등을 실제 회로로 구현하고 이를 통해 FSM이 어떻게 작동하는지를 체험할 예
|
|
|
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 디지털 논리 회로에서 비교 및 연산 회로의 개념과
|
|
|
서강대학교 디지털논리회로실험 6주차 결과보고서
목차
1. 실험목적
2. 배경이론 및 실험방법
3. 실험결과
4. 결과분석 및 토의
5. 검토사항
6. 참고문헌
1. 실험목적
디지털 논리 회로 실험의 6주차에서는 플립플롭을 이용한
|
|
|
서강대학교 21년도 디지털논리회로실험 9주차 결과레포트 (A+자료) - ROM, RAM, Dot matrix, key matrix
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 9주차에서는 ROM, RAM,
|
|
|
방식으로 동작한다. 이러한 방법은 덧셈기와 AND 게이트를 조합하여 구축할 수 있으며, 모듈로 여러 개의 비트를 동시에 처리할 수 있는 방식으로 발전할 수 있다. 이번 실험에서 1. 실험개요
2. 실험 결과 및 분석
3. 결론 및 검토사항
|
|
|
서강대학교 디지털논리회로실험 3주차 - Decoders and Encoders
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
디지털 논리회로에서 디코더와 인코더는 중요한 역할을 수행하는 기본적인
|
|
|
서강대학교 디지털논리회로실험 8주차 - Shift Registers
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 디지털 회로에서의 Shift Register의 동작 원리와 응용을 이해
|
|
|
서강대학교 21년도 디지털논리회로실험 4주차 결과레포트 (A+자료) - Multiplexer, Tri-State, Exclusive-OR gate
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 4주차에서는
|
|
메뉴펼치기
