|
8. Pairs, Quads, and Octets
8-1. Pairs
8-2. Quads
8-3. Octet
제9. 카르노 맵을 이용한 불 대수식의 간략화
제10. Product-of-Sums 방법
제11. Product-of-Sums 회로의 간략화 방법
참고문헌
|
|
|
논리회로 응용실험
1. 실험 12-1. AND, OR, NOT 게이트 논리회로 실험
실험 12-1에서는 기본적인 논리게이트인 AND, OR, NOT 게이트의 특성을 이해하고 이들로 구성된 논리회로의 동작을 확인하는 데 중점을 두었다. 이는 디지털 회로의 기초를
|
|
|
논리 연산자를 사용하여 이루어진다. AND 연산은 두 개의 입력 값이 모두 참일 때만 참을 반환하는 연산으로, 이를 수식으로 표현하면 A · B로 나타낼 수 있다. OR 연산은 두 개의 1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3.
|
|
|
논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.
4. 교안의 14 Demux의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.
5. In-Lab에 대하여 Verilog HDL 코딩을 하고 Synthesize ? XST 단계까지 실행
6. Latch에 대
|
|
|
논리 게이트 (Logic Gate - AND / OR / NOT / NAND / NOR / XOR)의 이름과 기호를 작성하고, 각각의 입출력의 개수를 정리하여라. 논리게이트의 의미 역시 작성하여라.
2. 과제 2 과제 1과 연계하여 실험결과(5)에 있는 6가지 기본논리회로에 있는 결과를 예
|
|
|
회로 설계의 발전뿐만 아니라, 나아가 전자공학 및 컴퓨터 공학 분야 전반에 걸쳐 유의미한 기여를 할 것으로 기대된다. 1. 서론
2. 실험 목적
3. 필요한 재료와 장비
4. 회로 설계 개요
5. 실습 진행 방법
6. 예상 결과 및 분석
7. 주의사항
|
|
|
실험은 인코더와 디코더의 원리를 이해하는 실험으로서 인코더의 10진수 데이터를 2진수의 데이터로 변환하고, 디코더는 인코더와의 반대로 2진수를 원래의 상태로 변화시켜 독립적인 서로 다른 출력선으로 변환하는 조합회로이다.
|
|
|
실험은 브레드 보드를 사용하여 디지털 IC chip의 기본적 사용법을 익히고 기본 논리회로인 OR, AND, NOT, NAND, NOR 게이트에 대한 기본논리 동작을 간단한 실험을 통해 알아보는 시간이었다.
TTL-logic이란 제목으로는 생소해서 실험이 잘될지 의문이
|
|
|
논리합)와 AND, OR 논리를 결합하여 설계된다. 두 개의 입력 비트 A와 B가 주어졌을 때, 첫 번째 결과 비트 1. 기본개념
1) 배타적or게이트
2) 반가산기와 전가산기
3) 전가산기를 병렬로 연결해 n bit 계산 만들기
4) 전감산기
2. 실험회로
|
|
|
.
참고자료
MyProtor를 이용한 디지털 논리실험, 강병익 양세양 공저, 한성출판사, 2000, p.3~4 p.109~113
전자회로의 기초, 강중순 외 3명 저, 북스힐, 2002, p.237~239 1. 실험 목적
2. 질문
1) AND 게이트
2) OR 게이트
3) NOT 게이트
4) XOR 게이트
|
|
메뉴펼치기
