|
실험에 사용된 7400시리즈 정리
① 7400 - Quadruple 2 input NAND gate
② 7404 - Hex inverter
③ 7410 - Triple 3 input NAND gate
④ 7474 - Dual Positive-Edge-Triggered D Flip-Flops
⑤ 7476 - Dual J-K Flip-Flops with Preset and Clear 논리회로 실험 5. 인코더 (Encoder)
실험 1. 인코딩 -
|
|
|
1. 목적 : 순차적 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (7
|
|
|
논리 축소를 위한 기본적인 불대수의 기본 연산
카르노 맵이란 부울함수를 표준형으로 표현할 수 있는 모든 가능한 방법들중 한가지로
논리간략화에 있어서 시각적인 그래프 기법의 하나이다.
3. 실험과정
1. 위 그림의 회로를 사용하여 표를
|
|
|
논리 1을 저장했다고 말할 수 있고, 리셋(reset) 상태에 있는 플립플롭은 논리 0을 저장했다고 말할 수 있다.
입 력
출 력
D
Q
0
0 1
1
1 0
[ 진리표 ] [ 회로도 ]
Ⅲ. 결론
논리 회로는 컴퓨터, 데이터 통신, 디지털 기록, 디지털 하드웨어를 필요로 하
|
|
|
실험자의 의지임을 다시 한번 알게 되었다.
참고문헌
- CMOS 아날로그 / 혼성모드 집적시스템 설계 (상, 하)
,이승훈 외 3명
- A/D 컨버터, 김재현, 1991년
- 전자회로실험, 이행세 외 1명, 2003년
- 디지털 전자회로, 유관식, 2001년
- OP-Amp 회로 실험, 강
|
|
|
○ 설계방법이 어려운 반면에 정확하다.
○ 순차논리회로를 이용하여 설계.
5.Simulation
<실험1>
<실험2>
<실험3>
References
www.alldatasheet.co.kr
pspice 기초와 활용
네이버 블로그 1.Title
2.Name
3.Abstract
4.Background
5.Simulation
|
|
|
설계를 완료한 후 회로를 구성하고 시험한 후 결과를 요약하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
❍시스템의 기본적 동작
❍작동 요구사항
❍제어 논리에 대한 진리표
❍제어 논리의 설계
|
|
|
실험 1.
A = 0, B = 0일 때
A = 0, B = 1일 때
A = 1, B = 0일 때
A = 1, B = 1일 때
실험 2.
A = 0, B = 0, C = 0 and A = 0, B = 1, C = 1 일 때
보다시피 출력 값에 지연현상이 일어나서 입력 된 후 바로 출력되지 않고 나중에 출력되는 걸 볼 수 있다. 여기서는 0,1,1 일
|
|
|
기말 텀프로젝트로 만든것입니다.
여타 레포트 싸이트에서 받는 자료는 대부분 VHDL을 이용한 것인데
이것은 블록 다이어그램을 이용한 회로 구성 파일들을 통째로 압축했습니다.
알람/달력/초시계/오전오후기능이 모두 가능합니다.
모듈
|
|
|
회로의 연결은 재차 확인하여 이론과 조금도 다름이 없이 연결되어 있음을 확인하였다. 도선 어딘가가 끊어져 전류가 흐르지 못한다던지, 실험 1의 문제처럼 게이트의 Input과 Output을 담당하는 핀의 고장이과 같은 시스템의 하드웨어적인 문제
|
|
메뉴펼치기
