|
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
BJT의 고정 바이어스 및 전압분배 바이어스
실험 일자
2020년 9월 30일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
- 바이폴라 트랜지스터는 차단, 포화, 선형의 3가지 모드로
|
|
|
회로에 의해 -20dB/decade가 부가되어 -40dB/decade의 롤-오프로 감소 시작
- fc(bypass)까지 계속 감소하면, 이점에서 바이패스 RC 회로에 의해 -20dB/decade가 또 다시 부가되어 -60dB/decade의 롤-오프로 감소 시작
Chapter2. 실험 결과 (시뮬레이션)
PSpise 모의실
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
소신호 공통 이미터 증폭기
실험 일자
2020년 10 월 14일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
1.NPN BJT 소신호 증폭기의 종류
- 공통 이미터 증폭기
이미터가 신호 접지
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
|
실험준비물
(2) 전원공급기(GW GPC-3020A) 1대
(3) 오실로스코프
(4) 브레드보드 준비물
SN7404
SN7420
SN74151, SN74153
실험
(1) <그림 9.2>와 같이 회로를 연결하고 진리표를 작성하라.
(2) <그림 9.3>와 같이 회로를 연결하고 진리표를 작성하라.(pin 1,
|
|
|
실험준비물
(2) 전원공급기(GW GPC-3020A) 1대
(3) 오실로스코프
(4) 브레드보드 준비물
SN7404
SN7420
SN74151, SN74153
실험
(1) <그림 9.2>와 같이 회로를 연결하고 진리표를 작성하라.
(2) <그림 9.3>와 같이 회로를 연결하고 진리표를 작성하라.(pin 1,
|
|
|
논리회로
컴퓨터 내부에서 2진수를 전기적으로 표현하고 처리하기 위해 2진수의 0과 1을 나타내는 전기적 신호로 동작하는 회로
게이트(gate)들의 조합으로 구성
작동원리에 따라 조합회로와 순서회로로 구성(컴퓨터 내부회로 구성)
게이트
|
|
|
사용하고 오전오후 표시는 2진으로한다.
각자리가 한번 모두 카운트 된 후 다음 상위단계가 카운트되도록 조건을 준다. 1. 설계목표
2. 전체 시스템 개요
3. Counter
4. Flip Flop
5. 블록별 회로설계
6. Timing Diagram
7. 설계 후기
|
|
|
파란줄에서 현재상태가 S1(100원)일때 입력값 I1(100원)을 입력해주면 출력값이 C(커피 출력)와 E(거스름돈 50원)가 되고 다음상태 S0, S1이 0(남은돈 0)이 됨을 확인할 수 있다. 회로설계
여기표
논리식
회로도
단발펄스
7-세그먼트
|
|
메뉴펼치기
