|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
결과의 적절성을 보여라. Freq= 10 kHz, = 20 mV로 하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time = . (단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음)
Schematic (Differential mode)
Differential Mode (vi+, vi-, vo1, vo2)
Schem
|
|
|
1. 논리회로의 기초 및 응용
2. Boolean 대수와 논리식 간략화
실험 계산값, PSPICE값, 측정값 datasheet 1. 논리회로의 기초 및 응용
2. Boolean 대수와 논리식 간략화
|
|
|
R.L.C 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙과 저항의 직렬 병렬 R.L.C 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙
|
|
|
2주차 rlc 수동소자와 ttl ic 예비레포트 RLC 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙과 저항의 직렬병렬
|
|
|
주어진 조건에 맞춰 자기 바이어스의 저항과 전압의 값을 결정하고 실제 회로를 구성하여 드레인-소스 전압과 드레인 전류의 값을 비교하여 본다. 요약문 1
실험내용 1
실험결과 2
문제점 및 애로사항 4
설계프로젝트 진행사항 4
결론 4
|
|
|
다양한 기본적인 연산증폭기를 알아보고 실험을 통해 전압을 측정하여 각각의 증폭기 회로를 해석하는 것이 이번 실험의 목적 요약문 1
실험내용 1
실험결과 3
문제점 및 애로사항 5
설계프로젝트 진행사항 5
결론 5
(별지) 측정 Datasheet
|
|
|
클램핑 회로가 파형에 어떠한 영향을 주는지 다이오드와 저항, 커패시터 그리고 건전지를 이용한 회로를 만들어 커패시터에 걸리는 전압과 출력 전압의 측정을 통해 확인 요약문 1
실험내용 1
실험결과 5
문제점 및 애로사항 8
설계프로
|
|
|
vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율
|
|
메뉴펼치기
