|
회로의 는 회로에서 계산된 값과 같은 저항을 연결해야 하는데 이 때 회로에서 계산된 저항과 정확히 맞는 것이 없었음.
전류가 흐르면서 생기는 저항에 의한 열손실.
측정 장치 내부의 저항에 의한 오차 발생.
실험시 실험장치 사이의 접점
|
|
|
회로에서 2개의 입력 단자는 왼편에 있으며 오른쪽 단자 1개가 출력 단자이다. +기호가 있는 단자는 반전되지 않은 입력 또는 비반전 입력을 나타내고 -기호가 있는 단자는 반전된 입력을 표시한다.
<중 략>
두 번째 실험에서는 R2의 크
|
|
|
회로기초및응용, 상학당, 남상엽 외2명, 06년7월1일, 271p~273p
②전자통신기초실험, 상학당, 전자통신연구회, 06년8월25일, 165p~173p
③전자회로실험, 청문각, 김경태 외1명, 03년1월15일, 156p~157p
④전자회로실험, 내하출판사, 김현후 외1명, 05년2월20일
|
|
|
BJT와 같이 접합 전계효과 트랜지스터(JFET)은 차단, 포화, 선형의 세 가지 영역에서 동작한다. JFET의 물리적 특성과 JFET에 연결된 외부회로가 동작 영역을 결정한다. 이 실험에서는 JFET의 주어진 회로 규격들에 부합하여 선형 영역에서 동작하도
|
|
|
실험치의 차이가 나게 측정이 되었는데, 실험 도중 발생하는 실험 도구가 아주 이상적인 도구를 사용(아주 정확한 측정기기와 저항이 없는 회로)하였다고 하면 이론치와 같게 측정되었을 것임.
소감
회로 구성 방법을 배울 수 있었음.
전압분
|
|
|
1
2
3
4
5
평 균
I1
1.460
mA
I2
0.730
mA
I3
0.730
mA
▲이론치
2) 측정할 수 있는 최대전류를 20mA로 multimeter를 설정해 놓고 위 실험을 반복한다.
측 정 치
이론치
비 고
1
2
3
4
5
평 균
I1
1.460
mA
I2
0.730
mA
I3
0.730
mA
3. 등가회로
1) 1/4W 짜리 저항 4개(1㏀에서 10㏀
|
|
|
회로도
입력 A와 B를 선택하여 사용할 수 있게 하는 회로도
● 모의실험
XOR 게이트
XOR게이트의 모의실험결과
XNOR게이트의 모의실험결과
■ 후 기
이번 예비보고서는 여느 보고서와는 달리 직접 Proteus로 모의실험을 해 보았다. 먼저 XOR게이트에
|
|
|
실험이 있었는데 이번에 교수님이 구해다주셔서 실험을 할 수 있었다.
인터넷으로 74194회로를 검색하여 보고 회로를 연결했는데 결과 값이 첫 번째 것만 나오고 두 번째 부터는 우리가 알고 있던 값과 다른 값이 나와 세 번이나 다시 회로를
|
|
|
에어백 설계회로
Report
과목
회로실험
1조
제출일
2011년12월7일
담당교수
목차
접근방법 ……………… 1~3
설계실행
1. 서로 다른 두 실근일 경우 ……………… 4~6
2. 실 이중근일 경우 ……………… 7~9
3. 공액 복소근일 경우 ……………… 10~13
|
|
|
한다. 칩자체의 문제로 인하여 측정값이 일정하게 나온 것 같다.
4. 레퍼런스
- 회로이론 / Nilsson / PEARSON / p.670∼695
- 그림으로 쉽게 배우는 회로이론 / 인터비젼 / 신융기 / p.326 ～ 327 1. 관련이론
2. 실험결과
3. 결론 및 토의
4. 레퍼런스
|
|
메뉴펼치기
