|
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서
목차
1. 실험 개요
2. 실험 결과 및 분석
1) 중간고사 1-(a)번의 회로를 schematic으로 구현하여 시뮬레이션
2) 퀴즈 1번의 회로를 schematic으로 구현하여 시뮬레이션
|
|
|
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 플립플롭과 레지스터의 동작 원리를 이해하고, 이를
|
|
|
서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)
목차
1. Block Diagram
2. 각 모듈 설명
3. 동작 결과 및 설명
4. Pin Mapping
5. FPGA 사용량 확인을 위한 Design Summary
1. Block Diagram
Block Diagram은 시스템의 구성 요소
|
|
|
[A+] 디지털논리회로 VendingMachine
목차
1. 상태도
2. 진리표
3. 소스코드 분석
4. 파형분석
+ 발표보고서
1. 상태도
상태도는 시스템의 작동 상태를 시각적으로 표현하는 중요한 도구로, 특히 자판기와 같은 디지털 논리 회로 시
|
|
|
디지털논리회로실험(Verilog HDL) - Switches, Lights, Multiplexors
목차
1. 관련이론 (Multiplexor ? Mux)
2. 실험
1. 관련이론 (Multiplexor ? Mux)
1 Mux는 두 개의 입력을 가지고 하나의 선택 핀을 통해 두 입력 중 하나를 선택하여 출력을 내보낸다. 이
|
|
|
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기
목차
1. Parity bit (1bit)
2. Parity bit (2bit)
3. 블랙 잭
4. 계산기
5. Q&A
1. Parity bit (1bit)
패리티 비트(Parity bit)는 데이터 전송 과정에서 발생할 수 있는 오류
|
|
|
실험8
논리회로 간소화
실험 목표
사용 부품
이론 요약
실험순서
실험8보고서
실험목표:
결과 및 결론:
평가 및 복습문제
▶고찰
|
|
|
브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
디지털 공학 실험
7장 순차논리회로 설계 및 구현(1)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
구상 회의
11월 29일 : 디지털회로 설계 및 부품 선정
12월 2일 : 회로 배선 및 제작, 작동 확인
12월 3일 : 최종 점검 및 보완
12월 7일 : 텀 프로젝트 발표 목차
1. 주제선정동기
2. 주제소개
3. 진리표
4. 하드웨어
5. 진행계획
6. Q&A
|
|
메뉴펼치기
