|
병렬 연결
7. RC 시정수 및 커패시터의 리액턴스
8. 캐패시터의 직병렬 연결
9. 캐패시터의 전압분배
10. 직렬RL회로의 임피던스
11. RL회로에서 전압관계
12. 교류회로의 소비전력
13. 리액턴스회로의 주파수 응답
14. 직렬 RLC회로
|
|
|
회로자체의 문제 또한 예상할 수 있는데, 회로 구성 중, 저항이나 멀티미터 등 각각의 기기마다 접촉이 순간적으로 이중으로 되거나 안되거나 그랬을 가능성을 생각해본다.
이번 실험에서는 두개의 전원을 하나씩 단락하며 이에 대한 실험값
|
|
|
회로로 바꿀 수 있음을 의미한다. 여기서 VTh는 단자 ab의 개방회로의 전압이고는 RTh는 독립 전원은 단락, 독립 전류원은 개방시 단자 ab에서 들여다 본 전체 저항을 말하는 것이다.
Chapter2. 실험 결과 (시뮬레이션)
PSpice 모의실험 - Ch.3 BJT의 고
|
|
|
병렬 연결해주게 되면 전류가 모두 Capacitor 쪽으로 흐르게 된다 이러한 방법을 이용하여 이득이 줄어드는 점을 보완해 줄 수 있다.
Chapter2. 실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를
|
|
|
회로에 대한 키르히호프의 전류법칙을 정명해 보아라. 보고서의 ‘결과분석 및 결론’부분에 증명과정을 적어본다.
8) 실험회로로부터 R을 제거하여 저항이 타서 끊어진 상태를 가장해본다. 이 회로의 총 전류를 새로 측정하고 <표 7-4>에
|
|
|
회로에 의해 -20dB/decade가 부가되어 -40dB/decade의 롤-오프로 감소 시작
- fc(bypass)까지 계속 감소하면, 이점에서 바이패스 RC 회로에 의해 -20dB/decade가 또 다시 부가되어 -60dB/decade의 롤-오프로 감소 시작
Chapter2. 실험 결과 (시뮬레이션)
PSpise 모의실
|
|
|
회로의 유용한 또 하나의 회로 구성은 전압을 평균하는 평균기(Averager)이다. 같은 입력저항에 대한 궤환저항의 비를 적절하게 선택함으로써 전체 입력저항의 합을 평균하는 값으로 할 수 있다.
Chapter2. 실험 결과 (시뮬레이션)
Pspice 모의실험
|
|
|
실험 결과 (시뮬레이션)
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이
|
|
|
실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.4 소신호 공통 이미터 증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션
|
|
|
병렬 연결 실험
전체 저항 ( RT )
전류 I
이론값
측정값
[%]오차
I
I1
I2
I3
54.54[Ω]
54.00[Ω]
0.99[%]
91.33 [mA]
50.33 [mA]
25.11 [mA]
17.05 [mA]
전압
ⓐ ~ ⓑ 간의 전압
ⓒ ~ ⓓ 간의 전압
4.99 [V]
4.99 [V]
5.6 결과 검토
[그림 5-8] 시뮬레이션 회로
[ 그림 5-9 ] 시뮬레
|
|
메뉴펼치기
