|
실험 결과 (시뮬레이션)
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이
|
|
|
회로에 의해 -20dB/decade가 부가되어 -40dB/decade의 롤-오프로 감소 시작
- fc(bypass)까지 계속 감소하면, 이점에서 바이패스 RC 회로에 의해 -20dB/decade가 또 다시 부가되어 -60dB/decade의 롤-오프로 감소 시작
Chapter2. 실험 결과 (시뮬레이션)
PSpise 모의실
|
|
|
회로의 유용한 또 하나의 회로 구성은 전압을 평균하는 평균기(Averager)이다. 같은 입력저항에 대한 궤환저항의 비를 적절하게 선택함으로써 전체 입력저항의 합을 평균하는 값으로 할 수 있다.
Chapter2. 실험 결과 (시뮬레이션)
Pspice 모의실험
|
|
|
실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.4 소신호 공통 이미터 증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션
|
|
|
병렬 연결 실험
전체 저항 ( RT )
전류 I
이론값
측정값
[%]오차
I
I1
I2
I3
54.54[Ω]
54.00[Ω]
0.99[%]
91.33 [mA]
50.33 [mA]
25.11 [mA]
17.05 [mA]
전압
ⓐ ~ ⓑ 간의 전압
ⓒ ~ ⓓ 간의 전압
4.99 [V]
4.99 [V]
5.6 결과 검토
[그림 5-8] 시뮬레이션 회로
[ 그림 5-9 ] 시뮬레
|
|
|
같이 증가함에 따라 증가함을 알아볼 수 있었다. 또 이 감소함에 따라서 전압이득이 감소함을 알 수 있는데, 이는 = 으로 의 감소로 인해 값이 작아지고 전압이득은 이기 때문에 전압이득이 감소하였다. 1. 실험결과
2. 검토 및 고찰
|
|
|
3. 옴의 법칙과 저항의 직렬/병렬회로
4. 키르히호프의 법칙
5. 오실로스코프의 사용법
6. 캐패시터의 특성 및 RC 직렬회로
7. 파형의 미분과 적분
8. 인덕터의 특성
9. 인덕터의 직/병렬연결 및 RL직렬회로
10. RL 및 RC병렬회로
|
|
|
실험 결과 및 검토
결론
이번 실험은 클리핑 회로와 클램프회로의 구조와 특성에 대해서 알아본 것이다.
먼저 클리퍼에서 병렬 클리퍼를 살펴 보았다. 이때 배터리의 방향에 따라서 최하 전압값이 바뀌는 것을 볼 수 있었다. 그리고 두 번째
|
|
|
1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저항 전압 전류 측정
옴의 법칙과 저항의 최대허용전압
계산과정 사진 첨부 1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저
|
|
|
2주차 rlc 수동소자와 ttl ic 예비레포트 RLC 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙과 저항의 직렬병렬
|
|
메뉴펼치기
