|
실험 (2)와 실험 (3) 모두 위상차 값은 90이고, 역률은 0이 되는 것을 확인할 수 있었습니다.
실험에서 무시할 수 있을 정도의 작은 오차가 발생했는데, 이 오차의 원인은 회로의 임피던스가 증가하고, Z에서 소모되는 전력이 증가하게 되었기 때
|
|
|
실험 (5)는 D 플립플롭의 기능에 대해 알아보는 실험이었습니다. D 플립플롭은 D 래치에 CLK (clock)이 있다는 것이라고 생각할 수 있습니다. 이 회로는 처음 D입력이 0일 때, 변화하는 CLK 값에 따라 달라지는 Q값을 관찰하고, D입력이 1일 경우에 대
|
|
|
실험준비물
(2) 전원공급기(GW GPC-3020A) 1대
(3) 오실로스코프
(4) 브레드보드(WISH 206) 1개
SN7400
SN7404
SN7408
SN7420
LTS5422R(Seven segment), Power supply, Oscilloscope
실험
(1) 다음 그림의 회로를 구성하고, 진리표를 구하여 표로부터의 논리식을 AB로 나타내어라.
|
|
|
실험 결과에서 본 CMOS의 TTL interface의 원리를 설명하라.
⇒ 시스템에 interface을 한다는 것은 회로의 출력을 다른 전기적 특성을 갖는 시스템이나 회로의 입력에 연결하는 것을 말한다. CMOS와 TTL을 interface하여 사용하는 이유는 CMOS와 TTL은 서로
|
|
|
다음 플립플롭의 입력으로 연결되어있어서 클락을 주면 우측으로 쉬프트 되는 구조입니다. 실험 시작 후 4clock 후에 출력 A에 1이 입력되어 A->B->C->D->A 순으로 1만 순환하게 됩니다.
⇒ 실험 (4)의 결과도 시간이 부족하여 회로를 구성하
|
|
|
실험(4)에서 실험(6)까지 진폭 감소량의 차이의 이론값이 0에 근접한 이유는 값이 보다 월등히 작기 때문입니다. 그로 인해 어느 정도는 무시할 수 있으며, 무시했을 때, 진폭 감소량은 0에 근접하다고 볼 수 있습니다.
이번 실험은 회로에서 주
|
|
|
점 증가시켜 출력전압이 약 3.5V일 때의 주파수를 측정하여 그 주파수가 3dB인 것을 확인하였습니다. 첫 번째 실험으로 크기와 위상이 감소하는 것을 확인할 수 있었습니다. 또한 인덕터의 값이 변하면 회로에 영향을 미쳐 결과값도 변하는 것
|
|
|
비고 및 고찰
실험 1은 ROM을 논리소자들을 이용하여 만들어 보는 실험이었습니다. 실험 1의 회로는 SW1~4에 따라서 저장되어 있는 데이터가 출력되는 회로입니다. 이 실험은 스위치를 동작시키지 않은 상태에서의 기본 값은 입력된 값인 A~H에
|
|
|
하늘색 순으
로 더 큰 저항 값. (ex. 진한 하늘색은 1k
, 중간 하늘색은 300k)
저항 값
1k
4.3071m
2k
2.1625m
3k
1.4451m
5.1k
852.749u
10k
436.633u
20k
219.208u
30k
146.486u
51k
86.436u
100k
44.255u
200k
22.217u
300k
14.846u 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 실험
|
|
|
으로 회로가 너무 복잡해서 회로를 구성하는데 시간이 오래 걸리고 오류도 많이 발생하였습니다. 특히 브레드보드에 문제가 있는 부분에서 실험을 하기도 했고 파워서플라이와 연결하는 선에 문제가 있어서 결과가 제대로 나타나지 않는 오
|
|
메뉴펼치기
