|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator
목차
1. Lab04(post).docx
2. Lab04(pre).docx
1. Lab04(post).docx
4주차 실험인 Combinational Logic Design 1의 주제는 산
|
|
|
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1
소개글
각 실험마다 아래의 내용이 포함되어 있습니다.
1) 교안에서 요구하는 문법으로 설계한 코드
2) 테스트벤치
3) 시뮬레이션
4) 핀 넘버
각각
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 5주차 예비+결과(코드포함) Combinational_Logic_Design_II Decoder, Encoder and MUX
목차
1. 06_post.docx
2. Lab05(pre).docx
1. 06_post.docx
1 MUX는 4개의 입력 중 하나를 선택해 출력하는 역할을 한다.
|
|
|
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,
목차
1. 실험 결과
1) One bit 반가산기
2) One bit 전가산기
3) Four-bit 가산기
4) Four-bit Comparator
2. 토의
3. 결론
4. 참고
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 6주차 예비+결과(코드포함) Sequential_Logic_Design_I Flip-Flop, Register and SIPO
목차
1. 07_post.docx
2. 07_pre.docx
1. 07_post.docx
07_post. docx 파일은 Sequential Logic Design I의 Flip-Flop, Register, SIPO(Sin
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter
목차
1. 08_post.docx
2. 08_pre.docx
1. 08_post.docx
08_post. docx는 전자전기컴퓨터설계실험2의 7주차 예비 및
|
|
|
[검증된 코드 & 복사가능, 학점A+] 전전설2 4.Combinational-1 - 예비+결과+성적인증 (서울시립대)
목차
1. [전전설II] 4주차 예비 - Combinational-1
2. [전전설II] 4주차_결과 - Combinational-1
3. 성적표 인증-전전설2-WISE
4. 성적표 인증-전전설2-성적증명
|
|
|
coder
2) 42 Encoder
3) 3x8 Decoder -if/ else if
4) 2비트 21 Mux -case
5) 14 Demux
6) 응용과제
2. 토의
1) 42 encoder WARNING 발생
2) 2bit mux
3) 응용과제
3. 결론
4. 참고문헌
에 해당하는 자 에 해당하는 자세한 내용들을 작성해놓았습니다.
|
|
|
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,
목차
1. 실험 목적
2. 배경 이론
3. 실험 장치
4. 실험 방법
(1) 24 Decoder
(2) 42 Encoder
(3) 3x8 Decoder -if/ else if
(4) 2비트 21
|
|
|
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates
소개글
"서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과레포트와 예비레포트 2주차 Lab02 Schematic Design with Logic Gates"
|
|
메뉴펼치기
