|
전기공학실험설계 1, 경북대학교 전자전기컴퓨터공학부, pp.113-124
3. 고찰
이번 실험은 처음에는 파형이 제대로 나오지 않아 많이 어려웠지만 여러번 회로를 다시 꾸민 끝에 올바른 파형을 출력할 수 있었습니다. 한번 파형을 출력하자 다음
|
|
|
타나는 비진동성(과제동) / 임계적(임계제동) / 진동성(부족제동) 의 세 가지 특성을 Oscilloscope로 확인하였다. 실험자체는 측정해야할 값들이 많지 않고 측정값이 비교하는 값들이 아니고, 확인하는 값들이었기 때문에 Oscilloscope로 확인하는 데
|
|
|
험 시 작용하는 다른 요소들을 고려해 보았을 때에, 수 V의 여유를 더 주어야 한다고 생각했다. 그림은 실험시 사용할 Op-Amp는 741 IC칩의 datasheet이다. 과도한 입력전압을 가해줄 시 칩이 타버리는 경우가 있으니 조심하여야하고, 칩에는 고정된
|
|
|
비교하시오.
PSPICE 회로도
TIME DOMAIN
미분기이기 때문에 입력파형에 대한 출력파형은 입력파형을 미분한 그래프가 나타나게 된다. 미분기의 전달함수를 보면, 인 것을 확인할 수 있다. 1. 실험목적
2. 실험과정 및 예상되는 결과
|
|
|
°)/100]+[(0.8421∠-47.048°)/4700]=0.0045∠7.4765°
4.4689∠0°을 1k으로 나눈 값과 거의 비슷하게 나타는 것을 확인할 수 있다.
3. 실험 결론
이번실험은 RLC회로에서 KCL과 KVL이 성립하는지 Phasor측정을 통하여 확인하는 실험이었다. 실험자체는 어렵지 않
|
|
|
정하고 주파수는 각각 , , 에 대해 각 전압의 phasor를 (즉 크기와 위상) 측정한다. 과 는 실험 4.1에서 측정한 부품을 사용하시오. 각 저항 값을 측정하여 이론값을 계산할 때 사용하시오.
(2) 각 주파수에 대해 전압의 크기 및 위상을 측정하시오.
|
|
|
time constant와 의 값을 각각 측정하시오.
2배인 경우: time constant = 0.02ms 0.5
배인 경우: time constant = 0.005ms 2
[그림 5] [그림 6] [그림 7]
[그림 8] 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
험을 통해 입증하였다. 이 회로의 출력을 다시 같은 저역통과 필터를 통과시키면 입력의 고주파 성분은 거의 차단될 수 있을 것이다. 실제 회로에서 이러한 결과를 얻을 수 있는지 알아보자. [그림 1]의 회로가 반복된 [그림 4]의 회로를 결선하
|
|
|
험 결론
첫 번째 실험은 중첩의 원리를 저항회로에서 확인하는 실험이었다. 중첩의 원리는 각 전압원이 회로에 흐르게 하는 전류와 걸리는 전압을 각각 더하면 두 개가 동시에 존재할 때의 값과 같게 되는 것을 말하는데 이는 전기회로이론(2)
|
|
|
험 결과보고서 OP-AMP 추가 사항
1) 아래 그림에서 VIN과 VOUT관계를 식으로 계산하고 과연 VOUT파형이 어떻게 나올지 그려오세요.
이상적인 OP-AMP라고 가정했을 때, +극과 극을 같은 node라고 했을 때 node전압은 이고, 양극에 흘러들어가는 전압이 0
|
|
메뉴펼치기
