|
비교하시오.
PSPICE 회로도
TIME DOMAIN
미분기이기 때문에 입력파형에 대한 출력파형은 입력파형을 미분한 그래프가 나타나게 된다. 미분기의 전달함수를 보면, 인 것을 확인할 수 있다. 1. 실험목적
2. 실험과정 및 예상되는 결과
|
|
|
성립함을 보이시오.
: 이론값 1.667V 3.333V 5V = 10V
(3) [그림 6]의 회로를 결선하고 각 전류를 측정하시오. 가 성립하는가?
: 이론값 18.33 10 5 3.33 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
서는 시간이 더 주어졌으면 좀 더 정확한 측정값을 얻을 수 있었을 것이라 생각했고, 실험전에 미리 측정도구가 잘 작동하는지 확인하고 실험에 임해야 실험이 원활하게 진행될 것이라 생각했다. 1. 실험과정 및 실험결과
2. 실험
|
|
|
위치로 옮기고 있던 곳의 전류를 측정한다. (2)에서 측정한 전류와 같은 지 확인한다. (+, - 극 방향에 유의한다.)
: 이론값 측정된 전류 0.9091 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
time constant와 의 값을 각각 측정하시오.
2배인 경우: time constant = 0.02ms 0.5
배인 경우: time constant = 0.005ms 2
[그림 5] [그림 6] [그림 7]
[그림 8] 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
변화하였기 때문이다. KCL과 KVL법칙이 주파수가 변하여도 성립한다는 것은 알 수 있었다. 하지만 정확히 어떤 역할을 하며 영향을 주는지 알 수는 없었다. 1. 실험과정 및 실험결과
2. 실험결과 분석
3. 실험 결론
|
|
|
(5) 입력으로 크기가 이고 주파수가 인 square 파형일 때 출력 를 그래프로 그리고, 4.1 (3)과 같이 MATLAB을 이용하여 구한 출력의 근사치인 을 측정된 그래프를 비교하시오.
[그림 4] [그림 5] 1. 실험목적
2. 실험과정 및 예상되는 결과
|
|
|
, 파형에 따라서도 같은 연산결과를 출력해준다. 입력전압의 주파수를 변화시키면 어느 정도 이상 커질 시 출력파형의 크기가 감소하는 것을 확인할 수 있었다. 1. 실험과정 및 실험결과
2. 실험결과 분석
3. 실험 결론
|
|
|
및 병렬 저항회로를 구성하여 각 연결에서의 저항의 합성에 대하여 확인하는 실험이었다. 직렬회로에서의 저항의 합성은 각 저항의 합이 합성 저항의 크기와 같음을 알 수 있었다. 반면 병렬회로에서의 저항의 합성은 다르게 나타났다. 병렬
|
|
|
서 향후 협상과정에서는 이런 무역 장벽을 낮추는데 협상력을 집중시켜야 할 것이다. 특히 전기 전자 제품폐기물 제도나 까다로운 표준 및 각종 인증제도와 같은 비관세 장벽들을 무너뜨리는 데에 힘을 기울여야 할 것이다. EU시장은 관세, 비
|
|
메뉴펼치기
