|
{ h_{ fc } } right )
이다.
- pspice simulation
Common-Base Amplifier
C - B 증폭기는 아래 그림과 같이 입력은 이미터 단자이고, 출력은 콜렉터 단자에서 낸다.
C - B 증폭기는 상대적으로 높은 전압이득을 얻으나 전류이득은 1보다 작다.
- pspice simulation
|
|
|
전압 이득과 CMRR을 측정하고자 한다.
2. 실험 기자재 및 부품
- DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 4개, 저항, 커패시터, 브레드 보드, 도선, FQP17P10(PMOS)(단, PSpice 모의 실험시 FDC6322CP) 4개 등. 1.실험
|
|
|
전류 IL은
∴IL0.0029495640.00295(mA)
또한
∴VLILRL0.973356120.973(V)
3.2 부하의(a) VTh RTh를 이론적으로 구하고 Thevenin 등가회로를 설계하라. 회로도를 제출하라. (b) RL의 전압과 전류는 얼마인가?
(a) Thevenin 등가회로를 설계하고, 제출하라.
RTh (Ω)1.093(kΩ)
|
|
|
전류를 흘릴 때 도체판 내에서의 전류의 유선의 방향은 전기장의 방향을 나타낸다.
10) 이 유선에 수직인 방향에는 전류가 흐르지 않으므로 전위차도 없다. 예비레포트
1.실험 목적
2.실험기구 및 장치
3.실험 이론
※등전위면 성질
|
|
|
전압을 조금 높여 준 후 전류를 1A로 올린 후, 솔레노이드 축(Axial)방향으 로 홀 센서를 변화시킴에 따른 자기장을 측정한다.
⑤ 전류를 2A, 3A로 올리면서 자기장을 계속 측정한다(LabVIEW상의 y축이 자기장임).
⑥ 같은 방법으로 반지름(Radial) 방향
|
|
|
전류의 약2배가 되고, 세 번째 가지의 전류는 첫 번째
가지전류의 약3배가 되어야 한다. 즉 병렬가지내의 전류비율은 1:2:3이 되어야한다.
- 회로의 전체 전류는 6mA이고, 사용가능한 최대전압은 15V이다.
- 설계된 회로를 구성한 후 전원을 인가
|
|
|
회로를 차례로 꾸미고 다음의 실험을 순차적으로 수행하라. 는 저주파 발진기의 출력 주파수를 50 [Hz] 에서부터 1 [MHz] 로 변화시키면서 입력 파형의 전압 와 출력파형의 전압 을 측정하고 <표 13-1>과 <표 13-2>를 작성하라.
[표 13-1]
주파
|
|
|
전압 변화를 살피게 될 것이고 오실로스코프에 나타난 출력 파형을 그리고 시정수를 구하라. 이론적으로 계산된 값과 비교하라.
[표 10-1]
RC 회로
시정수(sec) [=RC]
비 고
R
C
이론값
측정값
1kΩ
10㎌
0.01
1kΩ
100㎌
0.1
10kΩ
10㎌
0.1
10kΩ
100㎌
1
(2) [미
|
|
|
0 volt 전압원과 스위치 사이에 1 kΩ의 저항을 삽입하여 실험할 것).
[표 11-1]
RL 회로
시정수(sec)
비고
R
L
이론값
측정값
1kΩ
10mH
0.00001
* 시정수 [sec]
(2) <그림 11-3>와 같이 회로를 연결하고 교류 전압원의 주파수를 로 한 후 및 값 (실효치 값)을
|
|
|
전압계 하나를 출력단자에 연결하여 을 변화시킬 때마다 가 10V로 일정하도록 확인조절한다. (최대전력전달점을 찾기 위해 먼저 1000단위로 실험 후 100단위로 정확도를 높여라) 이 최대가 되는 과 , 또 이때의 와 양단의 전압 은 어떤 값인가?
[
|
|
메뉴펼치기
