|
|
|
|
통한 C Class-AB Output Stage시뮬레이션
(입력 전압이 일 때의 입력과 출력 전압)
- 출력 전압의 포화 전압은 4.9V 즉 이다.
< 3. 참 고 문 헌 >
- 아주대학교 기초전기실험 교재. < 1. Data Sheet >
< 2. 설계 검증 (시뮬레이션) >
< 3. 참 고 문 헌 >
|
|
|
고찰 >
실험 8. Output Stage 회로를 통하여 BJT와 다이오드를 이용해 Class-A Output Stage를 설계해보고, 입력파형에 따른 출력파형의 변화에 대하여 실험을 통하여 알아보았다.
Class-A Output Stage에서는 일정 전압 아래에서는 출력전압은 입력전압에
|
|
|
00pF
저항 : 1kΩ 1.2kΩ, 7.5kΩ, 10kΩ
연산증폭기
4.실험방법
1. 가산기의 이득은 -1로 반전된 형태로 회로를 구현한다.
2. 2차 저역통과 필터의 이득은 2로 비반전된 형태로 회로를 구현한다.
차단 주파수가 60Hz가 되도록 설계한다.
3. 2차 저역통과
|
|
|
.
따라서, 이론상의 내용과 실험적 오차가 발생함.
소감
Capacitor와 저항이 직렬로 연결된 회로에서 시간별로 감소하는 전압을 측정하는 실험.
기기사용에 익숙하지 않아 실험이 조금 어려웠음. 결과값
계산과정
그래프
오차원인
토의
|
|
|
/ Rm 이므로,
V값을 유도하면,
V = Vm(1 + Rs / Rm)
즉, 전압계의 최대 측정 범위의 Vm의 (1+ Rs/Rm) 배의 전압까지 측정할 수 있으며,
여러 개의 Rs를 선택 사용함으로써 측정범위가 다른 몇 개의 전압계 구실을 한계의 전압계로 할 수 있다.
(계기의 파
|
|
|
|
|
|
|
|
|
C값에 영향을 미치는 요소를 열거하라.
(3) 실험절차 (1),(2)의 회로에 대하여 이론치를 계산하여 표14.1과 표14.2의 형식으로 구성하라.
(4) 실험절차 (5),(6)의 회로에 대하여 이론치를 계산하여 표14.3과 표14.4의 형식으로 구성하라.
|
|
|
실험 24장에 대한 복습문제
1. 그림 24-1의 회로에 대한 중간대역 데시벨 이득은 대략 얼마인가?
(a) 9.5 dB (b) 19.5 dB
(c) 23.6 dB (d) 27.4 dB
⇒ (Av)=(RC||RL)/(r'e+RE1)=(3.9kΩ||2.7kΩ)/(18.176Ω+150Ω)=9.531이고 이것을 데시벨 단위로 환산하면, Av(dB)=20×log9.531=19.583(dB
|
|
메뉴펼치기
