|
2V/V 이상의 전압 이득을 갖는 차동 증폭 회로를 설계하시오.
- 실험을 시작하기 앞서서 사용할 저항들의 실제 측정값들을 멀티미터를 통해서 측정해보았다.
그 모습은 다음과 같았다. 1. 실험 과정 및 결과
2. 실험 결론 및 분석●고찰
|
|
|
실험 결론 및 분석●고찰
(6) 능동 부하 차동 증폭 회로를 구성하고, 공통 모드 전압 이득을 구한다. 공통 모드 전압 이득을 구하기 위해서 두 입력을 공통 모드 전압에 묶고 사인파 10kHz을 입력한 후, 주파수를 바꾸면서 출력을 측정하여 이득
|
|
|
1. 실험 과정 및 결과
◎ 사용한 기자재 및 부품 : DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 브레드 보드, 전선, 2.4kohm 저항 1개, 22kohm 저항 2개 등.
- 실험을 시작하기 앞서서 사용할 저항들의 실제 측정
|
|
|
전자회로 이론 수업시간에서 현재 배우고 있는 내용이라 더 흥미롭게 조사하였다. 멀티심을 통해 여러 가지를 실험을 하다보니 자연스럽게 트랜지스터를 배우는데 많은 도움이 되었다. 1 Pre-Lab(예비실험): 기본 이론 조사
2 Pre-Lab(예비실
|
|
|
실험을 여러 번 반복하였는데, 실험을 반복 하다보니 알맞은 값이 나오게 되어 기분이 좋았다. 이번 실험 한 것을 기억하여 전자회로 이론에 접목시켜서 잘 활용하도록 하겠다. 1 In-Lab(본 실험): NI ELVIS II 사용
3 Post-Lab(실험 후 과정): 고찰
|
|
|
전자전기컴퓨터설계실험 - 실험 장비 사용법 및 RLC회로 분석
1. 실험장비 종류 및 사용법
2. RLC 회로 이론 및 분석
2-1. 소자에 대한 이론
2-2. 임피던스와 페이저
2-3. RL회로 분석
2-4. RC회로 분석
2-5. RLC회로 분석
3-1. 실험에 필요한 장
|
|
|
표 20-1. 1차 저역통과 필터
.
.
.
표 20-2. 저역통과 필터의 차단주파수
.
.
.
표 20-3. 2차 저역통과 필터
|
|
|
회로
- 매우 작은 입력도 검출 가능
『수동 피크 검출기』
- Vin >0 > 다이오드 도통 > Vin, Max Voff 충전 > 입력이 offset 보다 큰 경우만 유용 ■ 서론
* 실험 목표
■ 이론
『부 임피던스 회로』
『 종속 전류 발생기(전압 –
|
|
|
) 브릿지 정류기 회로
전파 정류 회로의 일종으로, 다이오드 4개를 브리지 모양으로 접속하여 정류하는 회로로 중간 탭이 있는 트랜스를 사용하지 않아도 되고 거의 2배의 높은 피크 출력전압을 내므로 많이 사용된다.
Pspice Simulation
1) 반파 정
|
|
|
1. 실험 개요
- [실험11]에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 소오스 증폭기를 실험하였다. 이번 실험은 나머지 두 가지 증폭기 구조 중의 하나인 소오스 팔로워에 대한 실험이다. 소오스 팔로워는 출력 임피던스가 작으
|
|
메뉴펼치기
