|
실험 결론 및 분석●고찰
(6) 능동 부하 차동 증폭 회로를 구성하고, 공통 모드 전압 이득을 구한다. 공통 모드 전압 이득을 구하기 위해서 두 입력을 공통 모드 전압에 묶고 사인파 10kHz을 입력한 후, 주파수를 바꾸면서 출력을 측정하여 이득
|
|
|
1. 실험 과정 및 결과
◎ 사용한 기자재 및 부품 : DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 브레드 보드, 전선, 2.4kohm 저항 1개, 22kohm 저항 2개 등.
- 실험을 시작하기 앞서서 사용할 저항들의 실제 측정
|
|
|
전자전기컴퓨터설계실험 - 실험 장비 사용법 및 RLC회로 분석
1. 실험장비 종류 및 사용법
2. RLC 회로 이론 및 분석
2-1. 소자에 대한 이론
2-2. 임피던스와 페이저
2-3. RL회로 분석
2-4. RC회로 분석
2-5. RLC회로 분석
3-1. 실험에 필요한 장
|
|
|
표 20-1. 1차 저역통과 필터
.
.
.
표 20-2. 저역통과 필터의 차단주파수
.
.
.
표 20-3. 2차 저역통과 필터
|
|
|
회로
- 매우 작은 입력도 검출 가능
『수동 피크 검출기』
- Vin >0 > 다이오드 도통 > Vin, Max Voff 충전 > 입력이 offset 보다 큰 경우만 유용 ■ 서론
* 실험 목표
■ 이론
『부 임피던스 회로』
『 종속 전류 발생기(전압 –
|
|
|
3) 브릿지 정류기 회로
전파 정류 회로의 일종으로, 다이오드 4개를 브리지 모양으로 접속하여 정류하는 회로로 중간 탭이 있는 트랜스를 사용하지 않아도 되고 거의 2배의 높은 피크 출력전압을 내므로 많이 사용된다.
Pspice Simulation
1) 반파 정
|
|
|
1. 실험 개요
- [실험11]에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 소오스 증폭기를 실험하였다. 이번 실험은 나머지 두 가지 증폭기 구조 중의 하나인 소오스 팔로워에 대한 실험이다. 소오스 팔로워는 출력 임피던스가 작으
|
|
|
1. 실험 개요
- 차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(singe-ended amplifier)에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다
|
|
|
회로를 분석하면
(1)
로부터
(2)
가 된다. 즉 출력신호 Va는 이진법으로 표기된 4자리수 (DCBA)2에 비례하는 analog 신호가 되게 된다. 실험에서는 Vo를 8 V로 하여 Va가 그냥 analog 값을 십진수로 표현한 값이 되도록 하였다.
4. 3비트 DAC의 입력-출력 특
|
|
|
이 0.5㎃가 아니면 실험 (1)로 돌아가 저항 R1과 R2의 값을 적절히 조절하여 IC=0.5㎃가 되도록 한다.
RC= 9.97 ㏀
VB= 0.717 V
VC= 5.515 V
IC= 0.4612 ㎃
IE= 0.0026 ㎃
IE=IB+IC= 0.4638 ㎃
그림 8. IC=0.5mA,VC=5V바이어스 회로
실험 11.3 바이어스의 안정을 위해 에미터 저
|
|
메뉴펼치기
