|
1. 실험 개요
- 차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(singe-ended amplifier)에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다
|
|
|
회로를 분석하면
(1)
로부터
(2)
가 된다. 즉 출력신호 Va는 이진법으로 표기된 4자리수 (DCBA)2에 비례하는 analog 신호가 되게 된다. 실험에서는 Vo를 8 V로 하여 Va가 그냥 analog 값을 십진수로 표현한 값이 되도록 하였다.
4. 3비트 DAC의 입력-출력 특
|
|
|
0.5㎃가 아니면 실험 (1)로 돌아가 저항 R1과 R2의 값을 적절히 조절하여 IC=0.5㎃가 되도록 한다.
RC= 9.97 ㏀
VB= 0.717 V
VC= 5.515 V
IC= 0.4612 ㎃
IE= 0.0026 ㎃
IE=IB+IC= 0.4638 ㎃
그림 8. IC=0.5mA,VC=5V바이어스 회로
실험 11.3 바이어스의 안정을 위해 에미터 저항 R
|
|
|
실험에서는 중첩의 원리에 대해 다루어 보았습니다.
중첩의 원리는 다수의 독립 전원을 갖는 복잡한 회로를 해석하는 데 있어서 독립 전원의 영향을 한 번에 하나씩 고려해서 값을 구하기에 아주 용이한 원리입니다. 따라서 중첩의 원리를 적
|
|
|
표 20-1. 1차 저역통과 필터
.
.
.
표 20-2. 저역통과 필터의 차단주파수
.
.
.
표 20-3. 2차 저역통과 필터
|
|
|
교류 : 시간에 따라 크기와 방향이 바뀌는 전압 또는 전류
|
|
|
회로
- 매우 작은 입력도 검출 가능
『수동 피크 검출기』
- Vin >0 > 다이오드 도통 > Vin, Max Voff 충전 > 입력이 offset 보다 큰 경우만 유용 ■ 서론
* 실험 목표
■ 이론
『부 임피던스 회로』
『 종속 전류 발생기(전압 –
|
|
|
) 브릿지 정류기 회로
전파 정류 회로의 일종으로, 다이오드 4개를 브리지 모양으로 접속하여 정류하는 회로로 중간 탭이 있는 트랜스를 사용하지 않아도 되고 거의 2배의 높은 피크 출력전압을 내므로 많이 사용된다.
Pspice Simulation
1) 반파 정
|
|
|
양단에는 항상 일정한 제너 전압 VZ가 유지 된다는 점이다. Vz는 1.8 ~ 수백[V]이고, 전력소비는 500mW ~ 50W이다.
제너다이오드의 기호는 옆의 그림과 같다.
Pspice simulation
Pspice로 회로는 그려봤는데 시뮬레이션은 어떻게 하는지 모르겠습니다.
|
|
|
회로에서 충분히 실험을 통해 증명할 수 있다.
실험결과 분석 및 토의
●이번 실험은 정상상태의 직류 회로망에서 의 작용과 에 걸리는 전압이 지수함수로 증가함을 실험을 통해 직접 확인해보았고, 또 직렬 및 병렬 연결된 의 전체 용량에 관
|
|
메뉴펼치기
