|
00pF
저항 : 1kΩ 1.2kΩ, 7.5kΩ, 10kΩ
연산증폭기
4.실험방법
1. 가산기의 이득은 -1로 반전된 형태로 회로를 구현한다.
2. 2차 저역통과 필터의 이득은 2로 비반전된 형태로 회로를 구현한다.
차단 주파수가 60Hz가 되도록 설계한다.
3. 2차 저역통과
|
|
|
.
따라서, 이론상의 내용과 실험적 오차가 발생함.
소감
Capacitor와 저항이 직렬로 연결된 회로에서 시간별로 감소하는 전압을 측정하는 실험.
기기사용에 익숙하지 않아 실험이 조금 어려웠음. 결과값
계산과정
그래프
오차원인
토의
|
|
|
|
|
|
|
|
|
C값에 영향을 미치는 요소를 열거하라.
(3) 실험절차 (1),(2)의 회로에 대하여 이론치를 계산하여 표14.1과 표14.2의 형식으로 구성하라.
(4) 실험절차 (5),(6)의 회로에 대하여 이론치를 계산하여 표14.3과 표14.4의 형식으로 구성하라.
|
|
|
실험 24장에 대한 복습문제
1. 그림 24-1의 회로에 대한 중간대역 데시벨 이득은 대략 얼마인가?
(a) 9.5 dB (b) 19.5 dB
(c) 23.6 dB (d) 27.4 dB
⇒ (Av)=(RC||RL)/(r'e+RE1)=(3.9kΩ||2.7kΩ)/(18.176Ω+150Ω)=9.531이고 이것을 데시벨 단위로 환산하면, Av(dB)=20×log9.531=19.583(dB
|
|
|
|
|
|
0Ω (b) 750Ω (c) 1㏀ (d) 10㏀
⇒ 교류부하선의 중간에 동작점을 위치시키기 위해서는 rc=RC||RL의 공식과 rc=VCEQ/ICQ의 공식을 조합해서 구할 수 있었고 그 결과 rc=490.84Ω이 나왔으며, 490.84Ω=1kΩ||RL로 바꿔 써서 구해보면 RL=964.02Ω가 나오게 되므로 답
|
|
|
실험 7 실험 IC : 555 타이머 실험
◎ 결과 보고서
1. 2)-1 이론치 : *VCC(5) = 3.3V ,, 실험치 : 4V
1. 2)-2 이론치 : Hi=0.695(R+R)C=0.7ms ,, low=0.695Ra*C=0.23ms
실험치 : Hi=0.6ms low=0.26ms
1. 2)-3 이론치 : T=0.695(R+2R)C ,, T=0.93mHz ,, 실험치 : 0.925mHz
1. 2)-4 이론치 : D===75% ,,
|
|
|
50
932.33
735.76
5103.78
fR + 400
2350
1015.03
673.86
5111.39
fR + 600
2550
1106.06
626.15
5122.53
3. 분석
이 실험은 RLC 직렬 회로에서 주파수에 따른 전류와 임피던스의 값을 측정하는 것입니다. 위의 결과표를 보면 1.95kHz가 리액턴스 값이 0에 가까운 공진 주파수
|
|
메뉴펼치기
