|
회로를 그려서 제출하라. 건전지의 내부저항은 얼마 정도인가? 생각보다 큰가, 작은가? 측정치로 미루어보아 현실적인 회로에서 내부저항을 고려해야 할 정도인가? 2장 예비 레포트…………………………………5p
Ⅰ. 배경 이론
Ⅱ. 설
|
|
|
회로이론 이상배 외
참고사이트 : http://yumkwang-gie.ed.seoul.kr/ 염광여자정보교육고등학교
http://p13_158.kyungpook.ac.kr/ 집적시스템연구실
http://wonsci.wonkwang.ac.kr/ 원광대 자연과학부 1.목적
2.이론
3.회로도
4.사용기구
5.절차
6.예비보고
|
|
|
회로에서 ABCD, BDEF, ADCGH 등을 의미한다.
5. 키르히호프 법칙은 전기 및 전자공학 분야에서 가장 많이 쓰이는 법칙이므로 반드시 알아 두도록 주지시킨다. Ⅰ. 목 적
Ⅱ. 관련 이론
Ⅲ. 실험 기기 및 부품
Ⅳ. 실험 방법
Ⅴ. 예비 과제
Ⅵ.
|
|
|
회로 내에서 적당한 형태로 대치하여야 한다. 전압원은 (단락회로)로, 전류원은 (개방회로)로 대치한다.
-------------------------------------------------------------------- [예비 Report] -2 pages
1. 실험 목적
2. 실험 기구
3. 배경 이론
- 중첩의 정리, 가역
|
|
|
|
전압계 및 전원장치의 사용법
5. 분류기 및 배율기
7. 전압강하법에 의한 저항측정
8. 브리지회로를 이용한 저항측정
9. 키르히호프 법칙의 검증
10. 오실로스코프 및 신호발생기의 사용법
11. 커패시턴스의 특성
12. 인덕턴스 특성
13. 브리
|
|
|
법칙(KCL)
여러 개의 회로가 임의의 한 점에서 만날 때 이 점에 흘러 들어오는
전류와 그 점에서 흘러 나가는 전류의 대수합은 0이다.
이 된다. 즉 키르히호프의 전류 법칙은 다음과 같이 간단히 표현된다.
- 키르히호프의 전압 법칙(KVL)
임의의
|
|
|
법칙이다. KVL의 대수식 표현으로는 이다.
반면에, 다수의 전원을 포함하는 선형 회로망에서 회로내의 임의의 점의 전류 또는 두 점간의 전압은 개개의 전원이 개별적으로 적용될 때 흐르는 전류 또는 두 점간의 전압을 합한 것과 같다. 이것을
|
|
|
회로에서 전원을 제거한 후에 계산된 등가 저항이므로 전압원 VCC를 제거하면 R1과 R2의 병렬 연결 만이 나타나게 된다.
(4-5)
테브난 등가 회로로 대치된 바이어스 회로에서 베이스-이미터 루프에 키르히호프 전압법칙(KVL)을 적용하면 다음과 같
|
|
|
.kr/class3/assistant/Manual/2002-2/실험II_02-회로망정리의검증.hwp 결과보고서
■ 실 험 제 목 : Thevenin & Norton 정리
■ 실 험 목 적 :
■ 관련 이론
■ 실습 평가
■ 참고문헌 및 Internet Site URL
■소감 및 건의사항
예비보고서
1. 목 적
2. 이 론
|
|
|
KVL 실험
주어진 회로를 보고 브레드 보드에 회로를 만든다.
저항 소자에서 생기는 전압강하 양과 도선의 전류량을 측정한다.
측정한 값으로 KVL을 이용하여 계산하고 이론값과 비교
5. 실습을 위한 기초 이론
키르히호프의 법칙-다중 전원의
|
|
메뉴펼치기
