|
값이 =3.53V 정도 나와야 하는데 3V정도로 측정되었다. 이는 소자의 내부저항에 의해 전압강하가 일어난 것으로 보인다. 끝으로 VR과 VL의 위상차를 파형을 통해 알아본 흥미로운 실험이었다. 결과보고서
1. 실험 결과
2. 고찰 및 토의
|
|
|
회로를 만들면 이 회로가 Thevenin 등가회로 내부에 걸리는 저항 R이다.
→ 전원을 떼어 그 자리를 선으로 이은 후 a-b사이의 저항을 측정하기 위해 위와 같이 회로를 정리하고 DMM으로 저항을 측정하여 R를 구한다.
5.3 실험계획 3.1의 계산값 V와 R
|
|
|
1. 실험 장비
① 디지털 멀티미터
② 저항(????? ????? ???? ???)
③ 프로브팁, 악어입 클립
④ 직류 전원 장치
⑤ 연결선
⑥ 브레드보드
2. 실험 내용 및 방법
○ 테브난의 정리
그림 1에서 볼 수 있듯 복잡한 선형회로를 하나의 전압원과
|
|
|
실험 회로에 맞게 값을 변경해야 한다. R1 = 200, R2 = R3 = 1K, R4 = 300, V1 = 5[V]로 각각 변경한다.
위 사진에서 각 부품값을 더블클릭하면 아래의 사진과 같은 설정창이 나타난다. 설정창에 원하는 값을 입력하면 부품값을 변경 할 수 있다.(R1의 부품
|
|
|
회로에 잘못 접촉시키면
과전류가 흘러 기기가 손상된다. 따라서 전류 측정 시에는 반드시 회로를 open한 후 멀티미터가
회로에 직렬로 연결되도록 프로브를 연결해야 한다.
1.4 실험
1.4.1 컬러코드 연습
(1) [표 1-2]에 주어진 저항을 준비하고,
|
|
|
회로와 병렬로 연결한 경우, 멀티미터의 내부 저항이 매우 작으므로 대부분의 전류가 멀티미터로 흐르게 된다. 이 경우 큰 전류로 인하여 보호용 퓨즈가 끊어지거나 장비가 손상된다.
2.4 실험
2.4.1 브레드보드를 이용한 회로 구성
(1) [그림 2-13
|
|
|
회로 구현] [시뮬레이션 결과]
- 10[V] PSpice 결과
[PSpice 회로 구현] [시뮬레이션 결과]
[그림 6-5] 실험 회로(전류법칙)
6.4.2 키르히호프의 전류법칙
(1) [그림 6-5]의 실험회로를 구성하라.
(2) 저항은 200[Ω], 300[Ω], 1.2[KΩ], 680[Ω]을 사용한다.
(3) 전체
|
|
|
회로를 구성한 뒤 교류전압 V1으로 20, 1[]의 정현파를 인가하라.
[그림 8-17] 실험 회로(커패시턴스)
(2) R1=1.2[KΩ], 커패시터 C1=0.1[㎌]이다. 저항에 걸린 전압 과 을 오실로스코프로 [표 8-3]에 기록한다. 그리고 커패시터를 다른 용량으로 바꾸고, 과
|
|
|
회로에서 소자에 걸리는 전압은 전류와 저항에 비례한다는 뜻이다. [그림 4-2]는 실험 02에서 다룬 실험 회로다. 이 회로는 모든 소자들이 직렬로 연결되어 있어 전류 I는 일정하고, 따라서 저항이 클수록 걸리는 전압이 클 것이다.
4.4 실험
|
|
|
회로에 직렬로 삽입하는 방법이다.
가지전류 I2를 측정하는 방법은 [그림 5-6]과 마찬가지로 저항 R2의 리드 선을 회로에서 떼어낸 다음, 양 끝에 멀티미터의 프로브를 연결하여 I2를 측정한다. 5.1 실험 주제
5.2 실험 장비
5.3 실험을 위한 기
|
|
메뉴펼치기
