|
(5) 입력으로 크기가 이고 주파수가 인 square 파형일 때 출력 를 그래프로 그리고, 4.1 (3)과 같이 MATLAB을 이용하여 구한 출력의 근사치인 을 측정된 그래프를 비교하시오.
[그림 4] [그림 5] 1. 실험목적
2. 실험과정 및 예상되는 결과
|
|
|
파형을 확인해보았을 때, 주파수가 어느 정도 이상으로 커지면 출력전압의 크기가 감소하는 것을 확인할 수 있었다.
두 번째로 실험한 회로는 비반전 연산증폭기이다. 비반전 연산증폭기는 반전 연산증폭기와는 다르게 입력전압의 극성과
|
|
|
위상을 변화시키는 특성을 가지고 있었다. 이론적인 배경을 확실하게 알고서 실험에 임한다면 더욱 효율적인 실험이 될 것임을 확인할 수 있는 좋은 경험이었다. 1. 실험과정 및 실험결과
2. 실험결과 분석
3. 실험 결론
|
|
|
실험개요>
① DC power supply, Multi-meter그리고 1kΩ 저항 1개를 준비한다.
② DC power supply를 이용하여 VS를 1V에서 5V까지 1V씩 증가시키면서, 저항에 흐르는 전류 과 저항에 걸린 전압 을 측정, 기록한다.
③ 저항을 4.7kΩ으로 바꾼 후, 과정 ②를 반복
|
|
|
회로에서 분리시키고 단자 b-c 사이의 저항 를 측정한다. 가 4.2에서 구한 Thevenin 등가저항 와 일치하는가?
: 이론값 5.405 =
[그림 3] [그림 4]
4.4 reciprocity 정리
<실험개요>
① 앞선 실험에 이용했던 DC power supply와 저항 를 그대로 이용하여 준비
|
|
|
회로를 결선하시오. 입력전압은 (1)의 값을 사용한다.
(6) 전류 과 를 측정하시오.
: 이론값 1.333 4
4.3 KVL/KCL 법칙
<실험 개요>
① DC power supply, Multi-meter 그리고 임의의 저항 3개를 준비한다.
(저항의 크기는 = 1kΩ, = 3.3kΩ, = 4.7kΩ으로 한다.)
②
|
|
|
수 있다.)
주파수응답의 크기:
주파수응답의 위상:
DB(V(C1:2)/V(R1:1)) 출력 / P(V(C1:2)/V(R1:1)) 출력 결과 주파수에 따른 결과 측정값
VIN/VOUT결과 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
파형을 관찰하여 시간에 대한 전압 값 V(t)를 정확히 읽어 기록 하고 전압에 자연 대수를 취하여 기록하라.
6) 교재의 표1을 이용하여 t에 대한 의 그래프를 그려라.
7) 6)의 그래프의 기울기를 구하여 실험적 시상수 를 결정한다.
(2) RL 회로
1) 교
|
|
|
회로구현 과정 사진(2)
회로구현 과정 사진(3)
이론값 계산 사진
< 가산기 설계 과정 >
각 장비간 접지 분리
인가
가산기 구현 사진(1)
가산기 구현 사진(2)
서로 다른 입력에 를 인가
가산기에 의한 결과파형( 이론값 : , 실험값 : )
< High-Pass
|
|
|
.
3. 브리지 정류와 평활회로 시뮬레이션 수행결과
1. 브리지 전파 정류 회로 시뮬레이션 결과
2. 브리지 평활 회로 시뮬레이션 결과 1. 실험 목적
2. 관련 이론
3. 브리지 정류와 평활회로 시뮬레이션 수행결과
4. 시뮬레이션 결과
|
|
메뉴펼치기
