|
플립-플롭에 관한 관찰 내용
-CLK파형에 HIGH 입력이 들어 올 때마다 Q 출력
<평가 및 복습문제>
1. 그림 15-3의 되튐에 의한 영향 제거 회로가 DT스위치에 대해서만 사용되는 이유는?
- S-R래치 때문이다. 되튐 현상을 제거 할 수 있는데, 정상적
|
|
|
회로의 전체적인 형태는 다음과 같다.
실험준비물
(1) 전원공급기(GW GPC-3020A) 1대
(2) 오실로스코프
(3) SN7400SN 7411
SN7402SN 7432
SN7404SN 7486
SN7408그 밖의 설계자의 사양에 맞춘 각종 부품
SN7410(디코더, 플립플롭, 7 세그먼트 표시기등) 실험목적
|
|
|
플립플롭을 가지고 링 카운터의 2배의 출력을 나타내기 위하여
사용되는 회로로 링 카운터의 마지막단에서 출력을 끄집어 내어 첫단의 입력과 엇갈리게 결합시켜 놓은 것이다. 그림 3은 존슨 카운터 회로와 같이 FF0의 출력 Y를 첫단의 입력K에
|
|
|
기본적인 구성은 10진 리플 카운터와 같다. 4단 카운터를 기본으로 10이 되었을 때 초기화 시키는 것을 목적으로 한다. 동기식 이므로 각 플립플롭에 똑같이 CP를 가하고 Up 카운터 이므로 Q의 출력을 다음 플립플롭의 J, K에 전달한다.
< 참고
|
|
|
플립플롭의 J, K 입력은
이다. 여기서 A, B, C, D는 각각 플립플롭 A(최상위 비트, MSB), B, C, D(최하위 비트, LSB)의 출력을 의미한다.
참고자료
MyProtor를 이용한 디지털 논리실험, 강병익 양세양 공저, 한성출판사, 2000, p.3~4 p.109~113
전자회로의 기초,
|
|
|
지금까지 소개한 Gate IC들은 디지털 회로를 다루면서 가장 기본이되는 되는 소자들이다.
무엇보다도 회로를 구성해보고 동작상태를 눈으로 확인할때 가장 기억 및 사고가 좋아진다.
또한 애매한 논리를 만났을때 검증해볼 수 있는 장치가
|
|
|
회로와 비슷한 작용을 하기 때문에 전류가 흐르지 않는다. 이 때문에 C4 부분의 전압이 낮아지고 Q1의 베이스 전압도 낮아짐으로써 TR1은 차단 상태가 된다. 초기에 D4에 해당하는 LED가 점등되는 것으로 이를 확인했다.
그리고 이 상태에서 TR1이
|
|
|
플립플롭이 동일한 클럭 신호에 의해 동시에 작동하므로 지연 시간이 균일하게 유지되어 안정적인 동작을 보장하는 이점이 있지만, 복잡한 회로 설계와 더 많은 소자가 필요하게 된다. 본 연구에서는 이 두 가지 카운터의 특성을 비교하고,
|
|
|
1. 목적
가. 4상태를 가진 상태도를 회로로 구현하고 동작을 확인한다.
나. T-플립플롭을 이용한 4비트 리플 카운터를 설계하고 구현한다.
다. 최대 동장 주파수와 전달 지연을 측정한다.
2. 이론
가. 4상태를 가진 상태도에 대응하는 회로
|
|
|
설계 및 구현에 필요한 기초가 된다. 디지털 회로의 핵심인 논리 게이트, 플립플롭, 그리고 다양한 조합 논리 회로를 구성하면서 이론적으로 배운 내용이 실제로 어떻게 적용되는지 체험할 수 있었다. 이러한 경험은 합성 및 최적화에 대한 깊
|
|
메뉴펼치기
