|
회로를 설계해보자.
오전/오후의 표시는 시간이 11시59분 59초에서 12시로 변할 때에 맞추어 오전/오후 표시가 바뀌도록 하면 될 것이다. 따라서 그림 14-8에 나타낸 회로와 같이 시를 나타내는 12진 카운터의 enable 출력 Eo를 T 플립플롭의 입력에
|
|
|
폭넓게 이용된다. (1/10의 주파수 Device) 1. Gate 소자와 Flip-Flop 소자의 차이점
2. Switch Debounce
3. Data Register
4. 4 bit의 2진 카운터
5. 4bit 데이터 병렬로 Loading 하여 직렬로 출력하는 Register 전송회로
6. JK F-F을 이용한 십진 카운터
|
|
|
회로 설계 디코더 및 이진수에서 BCD 변환기
3. 기초 산술 회로 설계 덧셈, 뺄셈, 곱셈
4. 래치와 플립플롭의 이해
5. 7세그먼트 디스플레이 심화 내용
6. 순차 회로의 설계 및 분석
7. 랜덤 액세스 메모리의 구조와 동작
8. 간단한 컴퓨터의 데
|
|
|
회로
※ 시뮬레이션
AM / PM 표시 부분
앞의 시간 표시부분을 12진 카운터로 사용하여 시간을 나타내었다. 하루는 24시간이기 때문에 AM 12시간, PM 12시간으로 표시하여야 한다. AM과 PM의 표시에는 LED를 사용하였으며 J-K 플립플롭의 J와 K에는 High
|
|
|
회로의 예는 그림 4와 같다.
[ 그림4. PRBS 발생기 ]
3. 실험기구 및 데이터시트
- 디지털 실험장치
- 오실로스코프(또는 다른 측정장치)
- 펄스/구형파 발생기
- D플리플롭 7474 (2개)
- XOR 게이트 7486
-8비트 직렬 입력-병렬 출력 시프트 레지스터 74164
|
|
|
D값이 ‘11’이 되어 And게이트를 통과하면서 1이 되면, 연결된 LED가 켜지게 된다(1HZ로 분주).
실험2 : D Flip-Flop 을 이용한 4bit Shift Register
위 회로도와 시물레이션을 보면 4개의 D Flip-Flop이 사용됨을 알수 있다.
D Flip-Flop은 SR 플립플롭과 NOT 게이
|
|
|
분석할 필요가 있다. 온도, 습도, 전압 공급의 변동과 같은 외부 요인을 체계적으로 조절하여 BJT의 동작 변화를 관찰함으로써 보다 정밀한 모델링이 가능해질 것이다. 둘째, 다른 반도체 재료나 구조를 활용하여 BJT의 성능을 비교 분석하는 연
|
|
|
한 실험 PRBS 발생기는 아직 이해가 잘 안 되는 것 같다. 회로가 왜 논리 적으로 작동 하지 않고 자기 마음대로 발생하는지 그리고 이런 한 회로가 어디에 무슨 용도로 이용되는지 하는 것을 알아 봐야 될 것 같다는 생각이 들었다.
|
|
|
회로 (AND)
논리합 회로 (OR)
부정 회로 (NOT)
부정 논리곱 회로 (NAND gate)
부정 논리합 회로 (NOR gate)
기타 논리 회로
배타적 논리합 (XOR gate)
D플립-플롭
논리소자 취급
서로 다른 논리소자의 연결 시 주의점
CMOS소자가 선호되
|
|
|
회로를 구현하지 않는가?
문제는 D-flipflop과 같은 플립플롭과 같은 기능을 수행할 수 있는 메모리로 논리회로를 구현하지 않는가이다. 그 이유는 메모리의 입력과 출력의 수는 제한되어 있기 때문이다. 만약 512M Ram이 있다고 하면 28, 입력은 8Bi
|
|
메뉴펼치기
