|
예비보고서 작성 시 저항을 10배 큰 것으로 바꿔줄 때, 출력 값을 생각하여 입력 값을 적절히 조절해 줘야 한다.
2.3 적분기
2.3.1 실험 회로도
Pspice 회로 구성
브레드보드 구성
2.3.2 실험 방법
1) 위 그림과 같이 적분기 회로를 구성한다. R 값은 예
|
|
|
예비보고서 참조
실험방법 및 순서
예비보고서에서 설계한 D/A 변환기를 구현하고, 그 동작을 확인하시오.
예비보고서에서 설계한 S/H 회로를 구현하고, 그 동적을 확인하시오.
예비보고서에서 설계한 A/D 변환기를 구현하고, 그 동작을 확인하
|
|
|
RC회로와 RL회로의 전달함수의 크기와 주파수특성을 실험적으로 구할 때 측정주파수를 각각에 대해 결정하라. (실험계획 3.2, 3.6 참조. 예 : 100, 200, 400, 600 ㎐ 등, 그러나 변화가 많은 부분에서는 주파수 간격을 작게 해야 한다.)
초기 30㎑까지 곡
|
|
|
회로는 유도성이고, 그 반대면 용량성이다.
즉, 는 큰 값에서 작은 값을 뺀 것이라 할 수 있다.
그러므로 총 전류는 다음과 같이 구할 수 있다.
위상차 역시
임피던스 역시
◈ RL과 RC를 병렬 연결한 경우
RL구간과 RC구간에 대해 임피던스, 전류
|
|
|
회로에서 서로 반대효과를 낸 다는 것은 앞 실험들을 통해 알 수 있었다. 앞 실험에서도 언급했지만, 인덕터는 전압의 위상이 앞서고, 캐패시터는 전류의 위상이 앞선다.
직렬 RLC회로는 직렬 RL회로나 직렬 RC회로와 큰 차이가 없다는 것을 알
|
|
|
회로에 영향을 미치니 않는 작은 저항을 추가하였다.
② [그림 10-7]의 RC 병렬회로를 시뮬레이션하여 과 의 위상차(각도)를 구하라.
☞ 예비보고서에서 시뮬레이션 해보았다. 90도이다.
※ PSpice 시뮬레이션
3. 나의 고찰
이번실험은 저항과 커패
|
|
|
적분기의 출력파형이 어떤 식으로 변화할지 파형을 다시 그리시오.
(5) Offset voltage 문제를 해결하기 위하여 예비보고서 (2)번의 회로에 그림 4.7과 같이 DC path ()를 추가하고자 한다. 이 때, 가 너무 크거나 또는 너무 작으면 각각 어떤 문제가 있
|
|
|
3 }
( )
ㅇ 반주기를 10 정도로 하는 것이 좋으므로 주기는 20 로 한다.
omega = { 1 } over { 2 TIMES 10 TIMES 10 TIMES 10^{ -6 } } =5
(kHz)
4) 실험 3.3의 회로에서 FG출력(CH1)과 커패시터전압(CH2)을 동시에 관측할 수 있도록 회로와 오실로스코프의 연결상태를 그
|
|
|
측정값
3) RC 직렬회로의 특성
캐패
시터
Xc
(계산)
VR
VC
I[mA]
Z
(이론값)
Z
(실험값)
Vs
0.47uF
0.22uF
5. PSpice 시뮬레이션 예비보고서
1. 실험의 목적
2. 실험을 위한 기초 이론
3. 실험방법
4. P-spice 시뮬레이션
|
|
|
회로로 저역 통과 필터를 얻을 수 있는데 이를 그림 4에 나타내었다.
그림4. 저역 통과 RL 필터 회로
R에 걸리는 출력 전압은
이 되고 로 정의하면
이 되므로 식 (3)과 동일하다. 따라서 이에 대해서 다시 분석할 이유는 없다.
(3) 고역 통과 RC 필터
|
|
메뉴펼치기
