|
Chapter 3. 결론 및 Discussion
1. 실제 측정 값과 이론 값에 대한 차이
임피던스의 측정 값과 이론 값이 차이가 크게 발생하였다.
오차가 30%에서 크게는 80%까지 발생하였다.
2. 오차가 발생한 원인은 무엇일까?
회로를 구성하는 부분에서 실수가
|
|
|
측정할 때, 출력단은 개방되어 있고, 출력 임피던스를 측정할 때, 입력 전압원은 단락, 입력 전류원은 개방되어 있음에 유의해야 한다.
Chapter2. 실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.4 소신호 공통 이미터 증폭기
PSpice를 통해 주어진 회로
|
|
|
회로로 전류원은 개회로로 치환한다.
2. load 회로를 가상의 저항으로 변환하고 회로쪽으로 "바라보았을 때", 전체저항 R을 측정한다. 이것이 Rth이다.
테브난 등가전압은 원래 회로의 출력부분에 걸리는 전압이다. 테브난 등가전압을 계산할
|
|
|
교류전원을 사용하는 DMM에서 DMM의 COM 단자와 플러그(plug)의 접지단자 사이의 저항을 측정하면 얼마가 되겠는가?
▶ COM 단자와 접지단자는 서로 연결되어 있지 않기 때문에 저항이 측정되지 않고 에러메시지가 뜨게 될 것이다. 또는 접지선이
|
|
|
측정값이 이론값과 비슷하게 나왔지만, 몇몇 값들은 이론값과 달랐다. 여러 가지 이유가 있었을 것 이다. 소자가 다를 수도 있기 때문에 그런 것일 수도 있고, 전류계와 전압계 내부 저항 때문 일 수도 있다. 오실로스코프의 저항 때문에 그럴
|
|
|
회로
(3) RL 저역통과 필터
1) 인덕터와 저항의 직렬결합
2) 전달함수
3) 시상수 추출회로
(4) RC 고역통과 필터
1) RC 저역통과 필터와 연결순서가 바뀐 형태 - 저항 양단이 전압출력
2) 차단주파수 : =
3) 전달함수
4) 시상수 추출회로
(5) RL 고역통과
|
|
|
이번 실험에서는 먼저 달링턴 회로를 구성하고 회로의 입/출력 임피던스와 전압이득을 구한다.
캐스코드 회로를 구현하고 Q1 과 Q2의 전압이득, 전체 전압이득을 구한다.
측정된 실험값을 바탕으로 계산된 값과, 시뮬레이션상의 이론 값을 비
|
|
|
회로의 저항기 사이의 관계를 알고 Bridge 회로를 이용하여 미지의 저항 값을 알아 내는 방법을 이해할 수 있다. 16 브리지
17 커패시터
18 인덕터
19 커패시터
20 인덕터
21 RC 시정수
22 직렬 RL, RC, RLC 회로
23 병렬RLC회로
24 주
|
|
|
는
= Re[Xee] (식 10-11)
가 된다. 즉, 응답은 입력신호에 비해서 위상이 tan만큼 늦고, 진폭이 1/ 으로 감소한 정현파가 되는 것이다. 이 관계가 그림 10-6에 표시되어 있다.
4. 실험 진행 및 예상
(1) [시정수 측정] 그림 10-7 회로를 구성하고 커패시터
|
|
|
ert L. Boylestad, LOUUS NASHELSKY 저
http://mini_wor1d.blog.me/150084651944
이상적인 클리퍼 회로
전자 회로의 기초 - 김재요 저
클리퍼 회로 측정
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY
http://mini_wor1d.blog.me/150084651944
|
|
메뉴펼치기
