|
회로를 구성하였으나 Vcc에서 전압을 넣어주기 전에 1KΩ을 걸어 주어야 하지만 우리 조는 깜빡하고 안 걸어주어서 측정 전압 값이 다른 조에 비해 약간 적게 나왔다. 그리고 0V 도 많이 나왔다. 그리고 5장의 그림 5-1 회로를 구성할 때에는 처음
|
|
|
회로를 구성하고 오실로스코프를 사용하여 듀티-사이클과 주파수를 측정하였다. 측정과정에서 오실로스코프의 기능을 완전히 이해하지 못하고 사용하여 오차가 생길 가능성이 증가하였다. 원래 커패시터의 값을 정확치 측정하지 못하기 때
|
|
|
회로에서 어떠한 상황일 때 가변 저항에 최대 전력이 전송될 수 있는지를 실험하면서 실제 저항측정값을 구하고 그 때 부하 저항에 걸리는 전압 VL을 측정하였다. 전압 분배의 법칙으로 인하여 부하 저항이 커질수록 전압 VL도 점점 커졌고 측
|
|
|
회로도>
<시뮬레이션>
v0=35mV
②1KHZ
<회로도>
<시뮬레이션>
v0=88mV
③30KHZ
<회로도>
<시뮬레이션>
v0=3.768V
<표11-1>연산 증폭기 적분기
입력 주파수
출력전압 Vp_p
(측정값)
출력전압 Vp_p
(기대값 )
10KHZ
1.455
4KHZ
3.237
100HZ
10
&l
|
|
|
임피던스와 같다.
10. 이 값을 이론값과 비교하라. 이 값이 일치하는가?
답 : 일치하지 않는다.
이론
출력 임피던스를 구하기 위해 위의 회로를 아래와 같이 변형하라. Vsignal 소스가 0V로 설정된 것을 주지하라. 이론상으로는 전압 VTest의 크기는
|
|
|
임피던스 계산
위의 회로에 대해 20ms 동안 시간 영역(과도상태) 해석을 수행하라. 전압 이득을 얻기 위해 다음 순서대로 진행하라.
1. RMS(V(Vout))/RMS(V(Vsignal:+))의 비를 플롯하라.
답 : = 148
2. 이 값이 주어진 최소 조건을 만족하는가?
답 :만족한다.
|
|
|
측정 값
2.1956k
4.9385V
3.3928V
1.00141A
(1.41mA)
오차(%)
0.2%
1.23%
1.3%
9.76%
이론상 주어진 전압과 저항을 이용하여 이론 값 I를 구하고, 직접 측정한 I를 비교하여 본 결과 9.76%의 오차가 발생했다.
Experiment 4 & 5 RC과도응답 회로의 전압 현상 관찰 & RC과도
|
|
|
임피던스는 반전 입력단자가 가상접지 점이 되기 때문에 R1과 거의 같아진다. 반전 증폭기의 출력전류는 최대 수mA로 예상하는 것이 보통이므로 R1은 1[k ] 이상으로 고르면 거의 안전하다. 입력신호의 최대진폭이 작아지는 조건이 있으면 그에
|
|
|
6mA이고, 사용가능한 최대전압은 15V이다.
- 설계된 회로를 구성한 후 전원을 인가하고 전원공급기의 출력을 설계전압으로
맞춘다.
- 회로 내의 모든 전류를 측정하여 표에 기록한다. 1. 실험목적
2. 실험 준비물
3. 실험이론
4. 실험순서
|
|
|
회로와 RL회로의 전달함수의 크기의 주파수 특성을 실험적으로 구할 때 측정 주파수를 각각에 대해 결정하라.(3.2, 3.6 참조 예, 100, 200, 400, 600 Hz 등, 그러나 변화가 많은 부분에서는 주파수간격을 작게 해야 한다.)
RC회로에서 측정할 주파수 영
|
|
메뉴펼치기
