|
부하
전류를 구하는데 유용하게 이용할수 있고, 테브닌 정리는 선형, 2단자 회로망을 전압원 1개
와 직렬로 연결된 저항1개(교류의 경우 임피던스)로 대치하여 간략화 시키는 방법에서 차이점을 나타내고 있다. 1. 실험결과
2. 실험고찰
|
|
|
(1)예비보고서
1.제목
2.목적
3.관련이론
4.실험 준비 결과값 예상
5.참고문헌
(2)결과보고서
1.제목
2.목적
3.실험 결과 및 검토
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 회로의 주파수 응답
정현파 주파수가 변화할 경우 정현파 입력신호에 대한 회로 정상상태 응답에 대한 설명이다. 또한 입력 주파수 변화에 따라 출력신호의 Gain과 위상차가 변한다. 전달함수를 이용
|
|
|
들어온 전류의 양과 나간 전류의 양의 합은 같다. 즉 0 이다. 또는 도선망(회로)안에서 전류의 대수적 합은 0 이다.(단, 들어온 전류의 양을 양수로, 나아간 전류의 양을 음수로 가정한다. 또한 도선상의 전류의 손실은 없다고 가정한다.)
|
|
|
dc Circuits
Part 3. Current Division
EXPERIMENT dc 8. Rheostats and Potentiometers
Part 4. Current Control with a Two-Point Rheostat
실험결과 분석 및 토의
|
|
|
회로의 출력부분에 걸리는 전압이다. 테브난 등가전압을 계산할 때 전압 분배 법칙은 한 부분이 Vout이고 다른 부분이 Ground 라고 가정할때 매우 유용하다.
테브난 등가저항은 회로쪽을 바라보았을 때 a와 b지점을 Cross하여 측정되는 저항이다.
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 연산 증폭기 (Operational Amplifier)
그림1.a - 이중 연산 증폭기 그림1.b - 연산 증폭기
연산 증폭기는 집적회로(IC) 칩이며 하나의 작은 패키지 형태로 되어 있는데 25개의 트랜지스터와 12개의 저항이
|
|
|
병렬로 연결해서 2KΩ을 만들려면 3KΩ과 6.8KΩ을 병렬로 연결하면 2KΩ에 근사값이 나오게 된다. 따라서 회로를 구성하면 위의 그림과 같이 구성할수 있다. 그리고 각 저항에 흐르는 전력을 계산해 보았으나 모두다 용량을 초과 하는 것이 없으므
|
|
|
동요 등에 의한 우연 오차가 있을 수도 있다.
그래도 공통 소스 FET에서 와 이 하는 역할을 알게 되었으며, 보고서 작성중 트랜스컨덕턴스 이 무엇인지 어떠한 기능을 하는지를 명확히 알 수 있었다. 1. 실험결과
2. 검토 및 고찰
3. 토의
|
|
|
1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저항 전압 전류 측정
옴의 법칙과 저항의 최대허용전압
계산과정 사진 첨부 1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저
|
|
메뉴펼치기
