|
에서 들어오는 전류의 합이 나가는 전류의 합과 같아야 하는 원칙을 제시한다. 실험 중 전압 분배 원리를 확인하기 위해 저항 두 개를 직렬로 연결한 회로를 구성하였다. 저항 값이 서로 다른 경우 각 저항에 걸리는 전압을 측정한 결과, 예상
|
|
|
회로의 입력에 직렬로 넣은 저항 R1에 의해 최대의 이득을 R2 / R1 로 제한하고 있으므로 설정 주파수까지는 주파수와 이득이 비례하지만 그 후는 이득이 증가하지 않는다. 그 주파수는
f1 = 1 / R1C1
로 결정된다. 또한 충분히 높은 주파수에서는
|
|
|
직렬저항을 사용한 등가회로를 구할 수 있겠는가? 이문제가 <그림12-6>에 예시되었다. 필요한 테브낭 저항은 600Ω이고 LED에 요구되는 전류는 12mA이다. 가 270Ω으로 주어졌고 공급전압은 +15V이다.
이러한 조건들을 만족하는 와 의 값을 계
|
|
|
회로는 D 플립-플롭의 실제 응용이다. 이 회로는, 직렬 데이터(한번에 하나씩 도착하는 비트들)를 받아 이전 결과와 XOR 연산을 수행하는 패리티 테스트 회로이다. 데이터는 클럭과 동기되어 있다. 즉, 매 클럭 펄스마다 새 데이터 비트가 테스
|
|
|
직렬로 연결한 회로에서 각 소자의 파형은 매우 독특한데, 캐패시터는 일반적인 형태와 같지만 인덕터는 critical damping과 같은 형태를 보이고 있다. 이는 캐패시터와 저항체가 같이 연결되면서 회로에 전류 값이 변해 영향을 미친 것으로 생각
|
|
|
회로
+-------+빈수
A -------+ +---------------------------
| H S |차 +-------+ 빈수 --------- 빈수
B -------+ +---------+ +---------
+-------+ | H S |
B'-------------------------+ +------------------------ 차
+-------+
<그림 10.5> 전 감산기 회로
⑶ 병렬 2진 감산기
A -B
ex.) A 1 0 0 1 1|
|
|
|
따라서, 그림 8.7실험 회로는 18.73mA의 전류원과 0.7343k 이 병렬로 연결된 등가회로로 볼 수 있다.
그럼, 그렇게 구성한 등가회로 전류 A2는 11.25mA 가 나왔고 원래 회로에서 부하 전류 IL는 11.03mA가 나왔다.
오차
A
R
( 측정값-계산값 OVER 측정값 ) * 10
|
|
|
실험목적
1. 빈브릿지 발진기를 결선하여 특성을 측정하고 고찰한다.
2. 병렬-T 발진기를 결선하여 특성을 측정하고 고찰한다. 실험 38. 연산 증폭기를 이용한 발진기
• 실험 목적
• 선지행 회로망
• 빈브릿지 발진회로
|
|
|
병렬 가산기의 회로.
위의 회로도에서 우리는 반가산기와 전가산기를 찾을 수 있다. 처음 입력은 반가산기로 들어가서 그에 대한 SUM 과 CARRY 가 출력으로 나온다. 여기서 나온 SUM 은 두 변수의 EX-OR 이다. 이 SUM이 2BIT 덧셈의 결과에서 첫째 자리
|
|
|
회로를 설계하는 것이다. 이를 통해 비트 수가 늘어날 때 발생할 수 있는 오버플로우 상황을 측정하고, 그에 대한 회로의 반응을 분석할 수 있다. 둘째, 동시에 여러 개의 덧셈 회로를 연결하여 병렬 덧셈 회로를 구현하는 것도 좋은 아이디어
|
|
메뉴펼치기
