|
소자들이 회로의 응답에 미치는 영향을 분석함으로써 보다 현실적인 모델링이 가능해진다. 세 번째로, 디지털 시뮬레이션 도구를 활용하여 RLC 회로의 다양한 동작 조건을 시뮬레이션하는 것도 좋은 연구 방향이 될 것이다. 이는 실험적 제한
|
|
|
실험을 다시 하려면 처음부터 다시 해야 했다.
매번 실험 때마다 그렇겠지만 이번엔 실험이 잘 되어서 끝날 때 기분이 너무 좋았다. 앞으로도 이론을 잘 알고 정확한 실험을 하도록 노력해야겠다. ○ 순서 논리 회로
○ 플립플롭(Flip-flop,
|
|
|
회로동작이 원활이 이루어져서 만들어내는 거리 측정기는 그 응용분야를 따지기 전에 그 자체로 실용성이 강한 회로이다.
OR CAD로 도면을 제작하고 처음에는 동작여부를 확인하기 위해 Bread Board에 회로를 빌드하여 실험해 보았다. 그 결과 문
|
|
|
시나리오> 자료 - 한국보건산업진흥원
5. 작품사진
<사진 3 - 빛의 양 감소시켰을 때> <사진 4 - 빛의 양을 다시 회복했을 때> 1.개발목적
2.주요개발내용
3.부품설명
4.회로도
5.프로그램소시
6.기대효과
7.작품사진
|
|
|
특성 분석
최용화-단국대학원(1999) -평생교육의 이념변천에 관한 연구
평생교육백서-교육인적자원부 (1997))
한국 평생교육의 체제모형 정립에 관한 일 연구-연세대 교육대학원 (1985) 1. 평생교육의 태동기(8․15 민족해방이후~1950년대)
2.
|
|
|
실험에 의해 얻어진 공진주파수의 값이 상당한 차이를 보였다. (오차:42.33%)
이는 조교님의 말씀대로 정확한 요인은 밝혀지지는 않았지만 각종실험계기들의 노후와 오류로 인해 발생되어진 것으로 추측된다.
이번 실험을 통해 RLC 병렬회로에
|
|
|
은 25KHz이다.
. JK flip-flop에서 J와 K input은 항상 보수이다.
. D-type flip-flop으로서 JK flip-flop을 형성하기 위해 J input은 반대로 되고 K input에 연결된다.
. JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의 반
|
|
|
실험을 통해 다시 임피던스의 개념을 복습 할 수 있는 유익한 시간이였다.
4. 참 고 자 료
① 일반물리학 / 이영재 외 9명 / 형설출판사
② 회로이론 / 김동희 외 2명 / 인터비젼
③ http://blog.naver.com/mpwqb91?Redirect=Log&logNo=40027330613
④ http://kin.naver.com
|
|
|
실험에서는 오차가 조금 많이 났는데 앞으로의 실험에서 좀 더 주의 깊게 실험을 하여 오차를 좀 더 줄일 수 있도록 하여야겠다.
4. 참 고 자 료
① 일반물리학 / 이영재 외 9명 / 형설출판사
② 회로이론 / 김동희 외 2명 / 인터비젼
③ http://phya.
|
|
|
실험으로 인해 저항값과 옴의 법칙에 대해 다시 한번 더 복습할 수 있는 시간 이였으며, 다이오드의 특성에 대해 알아보는 유익한 시간이였다.
4. 참 고 자 료
① 회로해석 / Johnson 외 3명 / Prentice Hall
② 회로이론 / 김동희 외 2명 / 인터비젼
③ h
|
|
메뉴펼치기
