|
플립플롭
가. RS 플립플롭
나. D 플립플롭
다. T 플립플롭
라. J-K 플립플롭
3) 레지스터
가. 병렬 레지스터
나. 시프트 레지스터
4) 카운터
가. 동기식 카운터
나. 비 동
|
|
|
D
0
↑
0
0
0
0
0
↑
0
0
0
0
0
↑
0
0
0
0
0
↑
0
0
0
0
1
↑
1
0
0
0
1
↑
0
1
0
0
1
↑
0
0
1
0
1
↑
0
0
0
1
<실험 6>
회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 JK플립플롭 4비트 우 쉬프트 레지스터에 관한 시뮬레이션이다. 교재의 이론 부분에 나와
|
|
|
결함으로써 각 플립플롭의 출 력은 인접한 플립플롭으로 넘겨지는 구조의 레지스터
☞ 시프트 레지스터 사용 예 : 전자계산기
- 시프트 레지스터 (shift register)의 종류
D 플립플롭 이용
JK 플립플롭 이용
- 시프트 레지스터 (shift register)의 응용
|
|
|
플립플롭의 출력을 반전시켜 가장 왼쪽의 플립플롭 입력으로 전달하는 형태를 갖는다.
[그림 8-2] 링 카운터와 존슨 카운터의 구성
예비 보고서
D 플립플롭을 사용하여 직렬 입력/병렬 출력이 되는 4 비트 쉬프트 레지스터를 설계하시오.
J-K 플
|
|
|
플립플롭 : 순차 논리 회로에서 쓰이는 메모리 요소로써, 0 또는 1의 두가지 안정 상태를 갖는 쌍안정 멀티바이브레이터로 두 상태 중 한 상태에 머물러 있게 하는 것
(4) 레지스터 : 2진 정보를 저장하는 기억소자로서 플립플롭이 여러 개 모인
|
|
|
플립플롭은 직렬입력을 통해 새로운 2진 정보를 받아들인다
○ 논리 시프트(Logical Shift)
- 출렬입력으로 0이 전송된다
- 기호로는 Shl, Shr로 표시
R1←Shl R1
R2←Shr R2
○ 순환 시프트(Circulation)
- 시프트 레지스터의 직렬출력을 직렬입력에 연
|
|
|
.(n은 플립플롭의 수)
6. 참고문헌
* 디지털 디자인 (M, Morris Mano, Michel D, Ciletti : 교보문고)
* http://terms.naver.com/
*http://blog.naver.com/pegacissus?Redirect=Log&logNo=8010924(74194회로) 1. 서 론
2. 이 론
3. 실 험
4. 결과 및 논의
5. 결론
6. 참고문헌
|
|
|
레지스터 집합
C.명령어 집합
i.데이터 전송
ii.데이터 연산
iii.프로그램 제어
D.주소지정 방식
E.명령어 형식
2. z-80
A.제작사, 출시 연도, 클럭 스피드
B.레지스터 집합
C.명령어 집합
i.데이터 전송
ii.데
|
|
|
레지스터의 값을 0x9B로 초기화하며 이는 모든 포트를 모드 0과 입력으로 설정한다.
컨트롤 레지스터로 각 포트의 동작을 결정한다. 모드 0일 때, 각 포트는 범용 입/출력 포트로 동작하고 A, B, CL, CU가 포트(8비트)단위로 입/출력되고 비트 단위
|
|
|
D는 최상위 비트(MSB)를, 문자 A는 최하위 비트(LSB)를 나 타낸다.
2. 보고서의 그림 8-4에 나타낸 Karnaugh 맵을 완성하라. 관련이론에 설명한 규칙 에 따라 1들을 그룹지어라. 맵으로부터의 최소 SOP를 읽어 무효 코드에 대한 표 현식을 찾아라. 보고
|
|
메뉴펼치기
