선형 및 비선형 연산증폭기 회로 예비레포트
본 자료는 6페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
해당 자료는 6페이지 까지만 미리보기를 제공합니다.
6페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

선형 및 비선형 연산증폭기 회로 예비레포트에 대한 보고서 자료입니다.

본문내용

표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
연산 증폭기 및 선형 연산
증폭기 회로
실험 일자
2020년 11 월 25 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
연산증폭기
연산 증폭기(op-amp, Operational amplifier)는 한 개의 차동 입력과, 대개 한 개의 단일 출력을 가지는 직류연결형(DC-coupled) 고 이득 전압 증폭기이다. 하나의 연산 증폭기는 그 입력 단자 간의 전압 차이보다 대개 백배에서 수 천 배 큰 출력 전압을 생성한다.
연산 증폭기의 회로 표현은 다음과 같다.
* V+:비 반전 신호 입력
* V-:반전 신호 입력
* VOUT:출력
* VS+:양의 전원 공급 전압
* VS-:음의 전원 공급 전압
<이상적인 연산 증폭기>
<반전 증폭기>
반전 증폭기는 입력된 신호에 대해 정해진 증폭도로 신호가 반전되어 출력되는 증폭기 이다. 음전압은 양 전압으로, 양 전압은 음 전압으로 신호의 모양은 유지하면서 증폭된다.
반전 증폭기의 이득을 구하기 위해 회로에서 방정식을 세우면 : VOUT=AOL(V+-V-)이다.
전압 V는 Vout과Vin 사이의 Rf과Rin에의한전압 분배형태이다.
따라서 V 전압 형태로 방정식을 세우면 : V-=(RfVin+RinVOUT)/Rf+Rin
이득(Gain) 방정식 Vout 구하기 위해 V을 치환하면
->
여기서 AOL가 매우 크면(이상적 연산 증폭기는 무한대) 다음과 같이 근사화 시킬 수 있다
->
비 반전 전압 입력 V+과 GND 사이에 저항을 삽입하는 경우가 있는 이것은 바이어스 전류에 의한 입력 옵셋 전압의 다른 전압 강하를 줄이는데 목적이 있다. 또 어떤 연산 증폭기의 신호 왜곡을 줄이는데 사용하기도 한다.
<비 반전 증폭기>
연산 증폭기의 특징인 입력단자 V+와V-에흘러들어가는입력전류는 0이고, V+와 V-의전압은같다. 따라서 회로에서 Vin=V+=V-같고, 저항 Rg와Rf에흐르는전류는같다. 저항 Rg에흐르는전류를i라고 할 때, Rg흐르는 전류에 옴의 법칙을 적용해서 방정식을 세우면 : Vin=ixRg
위 방정식에서 전류 i는 : i = Vin/Rg
Vout에서 Rf에흐르는전류 i에 대해 옴의 법칙을 적용해서 방정식을 세우면
->
위의 방정식을 정리해서 이득을 구하면
->
<가산 증폭기>
여러개의 입력저항을 동시에 OP-Amp의 반전입력(-) 단자에 연결하면 가산기가 된다. 이 회로에서 여러개의 입력 전압이 합쳐져서 출력전압은 다음 식과 같이 된다.
->
이것은 입력이 여러 개 라는 사실 외에는 반전 증폭기와 같다. 만일 궤환 저항 Rf와 입력저항 R1,R2,R3를 모두 같게 하면 VO=-(V1+V2+V3)가 된다.
한편, 궤환 저항 값의 크기를 3개의 같은 입력저항보다 크게 할 때, 이득을 가지는 회로로 구성된다. 각 입력에 대한 입력 임피던스는 대응되는 입력저항의 값으로 결정된다. 이 회로의 유용한 또 하나의 회로 구성은 전압을 평균하는 평균기(Averager)이다. 같은 입력저항에 대한 궤환저항의 비를 적절하게 선택함으로써 전체 입력저항의 합을 평균하는 값으로 할 수 있다.
Chapter2. 실험 결과 (시뮬레이션)
Pspice 모의실험 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time = . (단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음)
Schematic(반전 증폭기)
Vi1, Vo1,
Schematic(비반전 증폭기)
Vi2, Vo2
Schematic(단위 이득 플로어)
Vi3, Vo3
Schematic(가산 증폭기)
Vi4, Vo4
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[전기 전자 통신공학도를 위한 기초회로실험]
강경인 저ㅣ문은당
  • 가격1,800
  • 페이지수18페이지
  • 등록일2022.04.01
  • 저작시기2021.11
  • 파일형식한글(hwp)
  • 자료번호#1166354
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니