전자회로실험 공통-콜렉터 증폭기 실험 (PSpice 첨부) 레포트

소개글

전자회로실험 공통-콜렉터 증폭기 실험 (PSpice 첨부) 레포트에 대한 보고서 자료입니다.

목차

1. 실험 목표

2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개

3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과

4. 실험
4-1 실험 준비물
4-2 실험 과정
4-3 실험 결과

5. 참고문헌

본문내용

보고서 #8
( 공통-콜렉터 증폭기 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
공통 콜렉터 증폭기의 직류 및 교류 파라미터를 계산하고, 측정한다.
공통 콜렉터 증폭기의 전압 이득을 계산하고, 측정한다.
공통 콜렉터 증폭기의 입력과 출력 신호 사시의 관계를 관찰한다.
부하의 변화가 공통 콜렉터 증폭기에 미치는 영향을 실험을 통해 확인한다.
2. 관련이론
2.1 소개
공통 컬렉터 증폭기는 이미터 전압이 베이스 전압과 거의 같은 파형으로 나오므로 출력이 입력을 따라간다는 현상을 나타내는 명칭으로 흔히 이미터 팔로워(Emitter Follower)라고 불리운다.
※ 전자회로 실험 P. 86 그림 10-2. 공통 콜렉터 증폭기
공통 콜렉터 증폭기의 특성
- 중간정도의 전류이득
- 이주 낮은 전압이득(1이하)
- 높은 입력 임피던스
- 낮은 출력 임피던스
2.2 실험 원리
① 직류 등가회로의 형성
에미터 공통 교류 증폭기의 경우와 마찬가지로 컬렉터 공통 교류증폭기에서 결합 커패시터를 개방시키면 직류 등가회로가 얻어지며 이로부터 바이어스 회로를 해석하여 필요한 직류량을 결정할 수 있다.
② 교류 등가회로의 형성
컬렉터 공통 교류 등가회로에서 직류전원을 접지시키고 커패시터를 단락시키면 교류 등가회로를 얻을 수 있다.
② - 1 전압이득 AV
전압이득 AV는 출력전압과 입력전압의 비로 정의되며 다음과 같이 계산된다. 먼저 베이스단에 걸리는 전압은 저항 re와 Re 양단에 걸리는 전압의 합이므로 Vb = le*(r’e+Re)이다. 출력전압은 에미터 교류저항에 Re에 걸리는 전압이므로 Ve=le*RE이 된다. 따라서 전압이득 AV는 다음과 같다.
대개의 경우에 Re>>r’e가 성립하므로, 전압이득은 거의 1이 되며, 입력전압과 출력전압은 서로 동상(in phase)이다. 출력 에미터 전압이 입력전압을 따라간다는 의미를 강조하기 위해 컬렉터 공통 교류 증폭기를 에미터 팔로워(Emitter Follower)라고도 한다.
3. 공식
베이스 - 콜렉터 전압이득
(1)
(2)
트랜지스터의 교류 에미터 저항
(3)
직류 해석
(4)
(5)
(6)
(7)
(8)
(9)
3. 실험
3-1 실험부품
저항 : 100Ω, 33KΩ, 1KΩ, 10KΩ
커패시터 : 1uF, 10uF
트랜지스터 : 2N3906
3-2 실험절차
① P.87의 그림 10-2의 회로를 구성한다.
② 그림 10-2 회로에 대한 DC 파라미터들을 계산하고, 측정하여 기록한다.
③ 입력파형과 출력파형을 오실로스코프로 측정한 후 파형을 도시한다.
④ 부하저항 RL의 값을 변화시키면서 Vin과 Vout의 파형을 측정한다.
⑤ R1 open, R2 open, R1 shorted, RE open, open collector 등 조건에 맞게 회로를 조정하고 각각에 대한 효과를 기록한다.
4. PSpice 시뮬레이션 회로도 및 결과
① 그림 10-2의 결과
파란선이 Vout, 빨간선이 V(V2:+)입니다.
② RL을 100옴으로 대치하였을 때의 결과
파란선이 Vout, 빨간선이 V(V2:+)입니다.
③ RL을 10K옴으로 대치하였을 때의 결과
파란선이 Vout, 빨간선이 V(V2:+)입니다.
5. 데이터 시트
※이번에 사용한 소자는 트랜지스터 2N3906입니다.
6. 실제 실험 결과
① 그림 10-2 회로에 대한 파라미터들.
파라미터
계산값
측정값
% 에러
VB
2.79V
2.74V
1.79%
VEC
3.49V
3.42V
2%
IE
8.51V
8.49mA
0.23%
re
2.94
② 그림 10-2 회로에 대한 입력파형과 출력파형
CH 1
CH 2
파라미터
Vin (입력)
Vout (출력)
VOLT/DIV (피크 대 피크)
1.08V
1.04V
TIME/DIV (주기)
1.004ms
1ms
③ 부하저항 RL의 값을 변화시키면서 Vin과 Vout의 파형을 측정하여 기록한다.
Vin
Vout
측정이득
계산이득
% 에러
RL = 100Ω
1.18V
1.12V
0.949
0.968
1.96%
RL = 1KΩ
1.08V
1.04V
0.962
0.994
3.21%
RL = 10KΩ
1.18V
1.18V
1
0.996
0.4%
④ 조건1. R1 open 일 경우
⑤ 조건2. R2 open일 경우
⑥ 조건3. R1 shorted일 경우
⑦ 조건4. RE open일 경우
⑧ 조건5. open collector 일 경우
※ 실험 결과 설명
- 우선 기존의 기본 회로(그림 10-2 회로)의 경우, 입력파형의 피크 대 피크가 출력파형의 피크 대 피크에 비해 미세하게 더 높게 나왔습니다.
(0.04V 정도)
- 측정이득과 계산이득은 모두 1에 근접하지만 1이하의 수치가 측정이 되었습니다.
- 조건1 - R1 open의 경우, 거의 변화가 없었지만, 입력파형의 피크 대 피크가 미세하게 낮아졌습니다. (0.04V 정도)
- 조건2 - R2 open의 경우, 거의 변화가 없었지만, 입력파형의 피크 대 피크가 미세하게 높아졌습니다. (0.04V 정도)
- 조건3 - R1 shorted의 경우, 파형이 제대로 나오지 않았습니다. 이것은 실험 과정에서 문제가 있었던 것으로 보입니다.
- 정상적이라면 파형이 나와야 하는데, 파형이 제대로 나오지 않아서 몇 번이나 브래드 보드에 구성한 회로를 점검하였고, 결과가 제대로 나온 옆 조와 소자도 바꾸어 보고 점검 과정에서 확인 결과 회로도도 똑같았는데도 우리 조는 정상적인 파형이 나오지 않는 것으로 보아, 제대로 나오지 않은 원인으로는 브래드 보드의 불확실성과, 오실로스코프의 연결선의 불확실성, 그리고 저항의 오차범위와 마모, 불확실성 등으로 결론 내렸습니다.
- 조건4 - RE open의 경우, CH2의 파형은 나오지 않았고, CH1 즉, 입력파형의 피크 대 피크는 미세하게 낮아졌습니다. (0.04V 정도)
- 조건5 - open collector의 경우, 입력파형의 피크 대 피크는 증가하고, 출력파형의 피크 대 피크는 감소하였습니다.
8. 참고문헌
전자회로실험 P.85~93
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/

키워드

Pspice,   기초전자실험,   전자회로실험,   공통-콜렉터 증폭기,   콜렉터,   증폭기