차동 증폭기 실험 및 시뮬레이션

소개글

차동 증폭기 실험 및 시뮬레이션에 대한 보고서 자료입니다.

목차

1. 목적

2. 이론

3. 차동 증폭기 P-spice 시뮬레이션 수행 결과

4. 시뮬레이션 결과

본문내용

동일 위상의 입력은 출력에서 상쇄된다.
- 높은 동상신호 제거비를 얻기위해 두 입력 단자에 인가된 전압차를 증폭한다.
- 트위스트 페어 선으로 전송되는 신호에 동상 신호 잡음을 제거하고자 할 때 많이 사용된다.
- 그라운드를 기준으로 하지 않는 회로의 전위차를 측정할 수 있기 때문에 센서와 같은 계측
회로에 사용된다.
- 인터페이스 되는 신호원의 출력 사양과 수신측의 입력 사양을 명확히 정의 해야한다.
- 아날로그 집적회로에서 가장 폭넓게 사용되는 회로 블록이다.
- 두 입력 단자에 공통으로 인가되는 전압을 ‘공통모드 전압’이라 한다.
- 차이나는 신호를 ‘차동모드’ 또는 ‘차동신호’라고 한다.
- 공통모드 전압에 대해서는 둔감하고, 차동모드에 대해서는 민감한 특성을 갖는다
차동 증폭기는 높은 동상신호 제거비를 얻기 위해서 두 입력 단자에 인가된 전압차를 증폭한다. 연산 증폭기는 자체가 차동 증폭기 이지만, 이 회로는 증폭도를 자유롭게 설정 할 수 있고 연산 증폭기 1개로 구성할 수 있어 간단한 차동 증폭기가 필요할 때 많이 사용된다.
아래의 그림을 참고로 차동 증폭의 출력 전압을 구해보자. 차동 증폭기도 마찬가지로 반전 단자와 비반전 단가간의 가상 접지 조건이 성립된다.
차동증폭기의 경우 중요한 파라메터중하나가 CMRR입니다.
즉 똑같은 신호가 들어올때 출력신호는 0이 되어야 하지만 완전히 0이 되지는 못하고 어느정도 신호가 나오는데 이신호와 입력신호의 비가 CMRR이죠. 이값은 높을수록 좋은데 보통 80dB~120dB정도 됩니다.
이 CMRR의 값을 높이는 요건은 차동증폭회로에서 Ie가 일정해야 한다는 것이데, Ie가 일정하기 위해서는 Re가 높아야 합니다. 그러나 Re를 높이면 이번에는 Gian이 줄어들기 때문에 Gain을 줄이지 않으면서 Ie를 일정하게 하기 위한 것인 정전류원입니다. 그리고 Rc대신에도 정전류원을 사용하는데 이것은 PSRR을 개선시키기 위한 것입니다.
3. 차동 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 1) V3=V4=0.5Vp-p 인가했을 경우 ->Vout=0V
시뮬레이션 결과 2) V3=0.5V, V4=0Vp-p 인가했을 경우 -> Vout=4.5V
시뮬레이션 결과 3) V3=0V, V4=0.5Vp-p 인가했을 경우-> Vout =4.5V
시뮬레이션 결과 4) V3=-0.5Vp-p, V4=0.5Vp-p 인가했을 경우-> Vout =9V

키워드

차동 증폭기,   cmrr,   기초전자회로,   기초전기회로,   전자회로,   전자회로실험,   기초전자회로실험,   기초전기회로실험