[전자회로실험] 선형 연산 증폭기 회로 결과

목차

선형 연산 증폭기 회로

1. 실험 결과 데이터
1)반전증폭기
2)비반전 증폭기
3)단위 이득 폴로워
4)가산 증폭기

2. 실험 결과 및 검토

본문내용

치와 계산치를비교하였을 때 별 차이 없음을 알 수 있다. 하지만 이 결과는 이론치보다 조금씩 떨어지는 다른 결과들에 비해 오히려 증가했음을 볼 수 있는데 이는 이 실험에 사용된 저항들이 지닌 오차 때문에 일어났다고 판단하였다.
이는 오실로스코프로 측정하였을 때 나온 화면이다.
2. 실험 결과 및 검토
실험결과를 살펴보았을 때 대체적으로 이론값과 실험값이 비슷하게 나온다는 것을 볼 수 있었다. 이번 실험을 통하여 OP AMP 소자가 비이상적이지만 어느 정도 회로이론이나 전자회로 시간에서 배웠던 특성을 눈으로 확인할 수 있었다. 특히 반전 증폭기에서 입력과 출력 값의 차이에서 그 엠플리튜드는 증가하고 위상은 180도 차이가 나는 것을 볼 수 있었고, 비반전 증폭기에서는 비반전 증폭기보다 증폭율이 같은 저항들을 썼음에도 1이나 더 크게 나오게 된 것을 확인 할 수 있어서 손으로 KVL KCL등을 이용하여 계산하여 나왔던 것이 실제로도 확인 가능해서 기분이 좋았다. 전압폴로워에서는 어느정도 출력값이 조금 입력값보다 감쇄하여 나왔는데 이는 OP엠프가 비이상적이라서 그렇다고 판단하였다. 그리고 가산증폭기에서는 실제로 그 값이 더해져서 나온다는 것을 볼 수 있었다.

키워드

전자회로실험,   반전 증폭기,   비반전 증폭기,   단위 이득 플로워,   가산 증폭기,   결과 레포트