[컴퓨터 구조] Multi-Cycle MIPS 설계

소개글

[컴퓨터 구조] Multi-Cycle MIPS 설계에 대한 보고서 자료입니다.

목차

1. Top-Level Multi-cycle 회로의 완성된 설계

2. 요구된 3개의 블록의 완성된 코드

3. 시뮬레이션 결과

본문내용

ARRAY[5]: 00E8082A
이진수 코드: 0000 0000 1110 1000 0000 1000 0010 1010
구조에 맞게 숫자를 나눔: 000000 00111 01000 00001 00000 101010
MIPS 코드: slt R1, R7, R8
의미 & 계산: R1 = R7 < R8 = 9 < 27 = 1

ARRAY[6]: 0107102A
이진수 코드: 0000 0001 0000 0111 0001 0000 0010 1010
구조에 맞게 숫자를 나눔: 000000 01000 00111 00010 00000 101010
MIPS 코드: slt R2, R8, R7
의미 & 계산: R2 = R8 < R7 = 27 < 9 = 0

ARRAY[7]: 10220114
이진수 코드: 0001 0000 0010 0010 0000 0001 0001 0100
구조에 맞게 숫자를 나눔: 000100 00001 00010 0000 0001 0001 0100
MIPS 코드: beq R1, R2, (PC + 0x0114 * 4)
의미: if(R1 == R2) goto (PC + 0x0114 * 4);
계산: R1 != R2이므로, PC 블록의 입력인 'PCWrite'는 작동하지 않는다. 따라서 PC의 다음 값은 PC + 4 = 0x001C + 0x0004 = 0x0020이다.

키워드

컴퓨터구조,   MIPS,   Verilog,   Quartus