시프트 레지스터 예비보고서

본문내용

러므로, R/W 제어신호가 0으로 설정된 만큼, 데이터가 시스템으로부터 손실될 수 없다.
<비파괴 판독형 4 비트 직렬입력 직렬출력 시프트 레지스터>
이 움직임에서, 마지막 4개의 출력 비트는 가장 오른쪽에서 보여준다. R/W 제어신호가 0으로 설정되었을때, 데이터는 출력되고 레지스터의 입력으로 불러들이지만, R/W가 1이면, 데이터는 시프트 출력되고 손실된다.
직렬입력, 병렬출력
이 설정은 직렬 형태에서 병렬 형태로 변환이 가능하다. 데이터는 위의 직렬입력 직렬출력 (SISO) 부분에서 설명한것 처럼, 직렬로 입력된다. 한번 데이터가 입력되면, 각 출력을 동시에 읽거나 시프트 출력과 대체할 수 있다.
<4 비트 직렬입력 병렬출력 시프트 레지스터>
병렬입력, 직렬출력
이 설정은 병렬 형태로 D1에서 D4까지 선에 데이터를 입력한다. 데이터를 레지스터에 기록하기 위해서, 쓰기/시프트 제어신호는 반드시 0으로 고정되어야 한다. 데이터를 시프트하기 위해서, W/S 제어신호는 1 이고 레지스터는 클럭이 입력된다. 직렬입력 직렬출력 시프트 레지스터처럼 배열과, 데이터 입력처럼 D1은 이제 동작한다. 그러나, 클럭 주기의 횟수가 데이터열의 길이보다 크지 않으면, 데이터 출력, Q는, 순서대로 병렬 데이터를 읽을 것이다.
<4 비트 병렬입력 직렬출력 시프트 레지스터>
병렬입력, 병렬출력
시프트 레지스터의 이 종류는 병렬입력 (D0 - D3)로부터 데이터를 취하고 레지스터가 클럭이 입력될때 대응되는 출력 (Q0 - Q3)로 시프트한다. 새로운 정보가 준비될때 까지, 시스템의 나머지 부분의 입력처럼 남아있는 오래된 정보는, "역사"의 종류처럼 사용될 수 있으며, 그래서, 레지스터는 클럭입력되고, 새로운 데이터는 "통과 된다".
주의: 입력 D0 - D3는 Q1 - Q4로 부정확하게 표시되었고 최고열을 의미한다.
사용용도
시프트 레지스터의 가장 일반적인 사용중 하나는 직렬과 병렬 인터페이스를 변경하는 것이다. 이것은 병렬 비트의 그룹으로 동작하는 많은 회로에 유용하지만, 직렬 인터페이스는 구성을 간단하게 한다. 시프트 레지스터는 간단한 지연 회로처럼 사용될 수 있다. 몇가지 양방향 시프트 레지스터는 스택의 하드웨어 구현을 위해서 병렬로 열결할 수도 있다.
시프트 레지스터는 파형 확장기로 사용할 수도 있다. 단안정 멀티바이트레이터와 비교해서 타이밍은 부품 특성값에 의존되지 않는다. 그러나 외부 클럭이 요구되고 타이밍 정확성은 클럭의 입상에 의하여 제한된다. 예시 - 로냐 트위스터, 다섯개의 74164 시프트 레지스터는 이 방법으로 타이밍 논리의 코어를 생성한다. (회로도).
(2) 링 카운터와 존슨 카운터의 동작 특성을 서로 비교하라.
링 카운터
임의의 시간에 하나의 플립플롭만 세트되고, 나머지 플립플롭은 모두 클리어되
는 순환식 시프트 레지스터. 단일 비트가 한 플립플롭에서 다른 것으로 이동.
존슨 카운터
마지막 플립플롭의 보수화된 출력을 첫 플립플롭의 입력에 연결시킨 순환식 시
프트 레지스터.
(3) 그림 5(e) 의 PRBS 발생회로를 0001로 초기설정 (preset) 시킬 때, 일련의
클릭 펄스에 대해서 나타나는 출력상태를 표 5와 유사한 표로 나타내라.
Preset
1
0
0
0
1
2
1
0
0
0
3
0
1
0
0
4
0
0
1
0
5
0
0
0
1
...
위의 반복
위의 반복
위의 반복
위의 반복
<참고 문헌>
- 디지털 논리 회로
- 디지털 공학 실험
[웹사이트]
- http://ko.wikipedia.org/wiki/%EC%8B%9C%ED%94%84%ED%8A%B8_%EB%
A0%88%EC%A7%80%EC%8A%A4%ED%84%B0(위키백과)

키워드

shift,   쉬프트,   레지스터,   예비,   보고서,   실험