<트랜지스터 논리>!!

소개글

<트랜지스터 논리>!!에 대한 보고서 자료입니다.

목차

본래의 기본적 TTL게이트는 DTL게이트를 약간 개선시킨 것이다. TTL기술의 발전에 따라, 추가로 개선되어 이제는 이 논리군이 디지털 시스템 설계에서 가장 널리 쓰이게 되었다. TTL은 다시 분류할 수 있어서 일곱 가지 TTL시리즈의 명칭과 특성을 아래에 나타내었다.

[TTL유형과 특성]
시판되고 있는 TTL IC에는 74로 시작하여 시리즈의 형을 뜻하는 부분이 뒤따르는 고유표시가 붙여져 있다. 예를 들면 7404, 74S86 그리고 74ALS161등이다. 팬아웃, 소모전력 그리고 전파지연시간은 저번시간에 정의하였다. 속도와 전력의 곱은 TTL시리즈를 비교하는 데 있어서 중요한 파라미터가 된다. 이는 [pJ](picojoule)로 측정된 전파지연과 전력소산의 적으로 주어진다. 이 파라미터는 값이 낮은 것이 바람직한데, 그 이유는 그것이 주어진 전파지연을 과도한 전력소산 없이 이룰 수 있고 또 반대로도 이룰 수 있다는 것을 나타내기 때문이다.
표준형 TTL게이트는 TTL논리군의 첫 번째 유형이었다. 이 기본게이트는 그 후 다른 저항값으로 구성되어 더 적은 전력소산 또는 더 빠른 속도를 갖는 게이트로 만들어졌다. 포화상태로 되는 트랜지스터 회로의 전파지연시간은 주로 축적시간과 RC시정수의 영향을 받는다. 축적시간을 줄이면 전파지연이 감소된다. 회로의 저항값을 감소시키면 RC 시정수가 감소되어 전파지연이 감소된다. 물로 이때는 보다 낮은 값의 저항이 전력공급원으로부터 보다 더 많은 전류를 끌어들이게 되므로, 보다 높은 전력소산이 발생한다. 게이트의 속도는 전파지연과 반비례한다.
저 전력 TTL게이트에서 저항값이 표준게이트에서 보다 커서 전력소산은 줄어드나 전파지연은 증가된다. 고속 TTL게이트에서는 전파지연을 줄이기 위해 저항값을 낮추고 있으나, 전력소산은 증가된다. 쇼트키(Schottky) TTL은 트랜지스터가 포화상태로 들어가는 것을 방지하여 그들의 축적시간을 없애는 기술을 사용하여 개선된 것이다. 이 유형은 전력소산의 증가없이 동작속도를 향상시킨다. 저전력 Schottky TTL형식은 전력소산을 줄이기 위해 일부 속도를 희생시키고 있다. 이것은 전파지연에 있어서는 표준형 TTL과 비슷하나, 5분의 1의 전력소산만이 갖고 있다. 이는 가장 좋은 속도-전력적(곱)을 가지며, 결국 새로운 설계에서 가장 널리 쓰이는 형식이 되었다.
모든 TTL시리즈는 SSI 그리고 MSI나 LSI같은 형태로 나와 있다. TTL 시리즈의 차이는 그들의 디지털 논리에 있는 것이 아니라, 기본 NAND게이트의 내부 구성방식에 있다. 우리가 이용할 수 있는 모든 TTL게이트는 세 가지의 서로 다른 출력회로 형태로 나온다.
1. 개방컬렉터(open-collector)
2. 토템-폴(totem-pole) 출력
3. 3 상태(tristate) 출력
이들 세 가지 형식의 출력을 기본적 TTL게이트 회로해석과 관련시켜 고찰하고자 한다.

12.3.1 개방컬렉터 출력게이트
아래 그림에 보인 기본적 TTL게이트는 DTL게이트의 변형된 회로이다. 트랜지스터의 Q1의 다중(多重)이미터는 입력에 연결되어 있다. 이들 이미터는 공통베이스와 더불어 pn접합을 형성하기 때문에, 대개의 경우 DTL게이트에서의 입력 다이오드처럼 동작한다.

[개방컬렉터 TTL게이트]
Q1의 베이스-컬렉터 접합은 DTL게이트의 D1에 해당하는 또 다른 접합다이오드처럼 동작한다(그림10-5 참조). DTL게이트의 두 번째 다이오드인 D@를 트랜지스터 Q2가 대신하고 있다. TTL게이트의 출력은 Q3의 개방된 컬렉터에서 얻어진다. Vcc에 연결된 저항은 IC패키지에 외부적으로 삽입하여야 하는데, 이것은 Q3가 차단(off)상태로 되었을 때 높은 전압 준위로 출력을 “끌어올리기(pull up)"위한 것이다. 그렇지 않으면, 출력은 단순한 개방회로처럼 동작하게 된다. 내부적으로 저항을 만들어 주지 않는 이유는 차후에 검토하기로 한다.
TTL게이트의 2개의 전압 준위는 낮은 전압 준위에 대해서는 0.2V이고, 높은 전압 준위에 대해서는 2.4V ~ 5V이다. 기본회로는 NAND게이트이다. 어떤 입력이든지 낮으면, Q1에서 해당하는 베이스=이미터 접합은 순방향으로 비이어스된다.
모든 입력이 높은 (전압)준위이면, Q2와 Q3는 모두 전도되고 포화된다. Q1의 베이스전압은 그의 베이스-컬렉터 pn접합을 가로지르는 전압과 Q2 및 Q3에서 2개 VBE 전압강하를 합한 것, 즉 약 0.7× 3 = 2.1V와 같다. 모든 입력전압 준위가 높아 2.4V이상이므로, Q1의 베이스-이미터 접합은 모두 역방향으로 바이어스되어 있다. 출력 트랜지스터 Q3가 포화되면(그것이 전류통로를 갖고 있으면), 출력전압은 0.2V로 낮아진다. 이것이 NAND동작의 상태를 확증한다.
개방컬렉터 게이트는 세 가지 주요한 응용에 쓰인다. 즉, 램프 또는 릴레이의 구동, 결선형 논리의 수행, 공통버스 시스템의 구성에 쓰인다. 개방컬렉터 출력은 제한용 저항을 통해 출력에 놓인 램프를 구동시킬 수 있다. 출력이 낮은 (전압) 준위일 때는, 포화된 트랜지스터 Q3는 전류통로를 만들어 램프가 켜지게 한다. 출력 트랜지스터가 차단되면, 전류통로가 없어서 램프는 꺼지게 된다.

본문내용

인에이블(enable:즉 작동가능상태)로 되어 입력의 2진식 값과 같은 울력을 갖는 정규(즉, 보통) 버퍼처럼 동작한다. 제어입력이 낮은 (전압)상태이면, 출력은 입력 A값에 관계없이 높은 임피던스(즉, 제3의 상태)를 이루는 개방회로가 된다. 어떤 3상태 게이트는 제어입력이 높은 (전압)상태일 때 높은 임피던스 상태를 만든다. 이것을 그림 (b)에 기호적으로 나타내었다. 여기서 조그만 2개의 원은, 하나는 인버터의 출력을 나타내며, 다른 하나는 C가 낮은 (전압)상태일 때 게이트가 인에어블로 됨을 나타낸다.
3상태 인버터의 회로도를 아래 그림에 나타내었다.
[3상태 인버터 회로도]
제어입력에 관계된 트랜지스터 Q6, Q7, Q8은 개방컬렉터 게이트와 비슷한 회로를 구성하고 있다. 데이터입력에 관계된 D1을 통하여 연결되어 있다. 개방켈렉터 회로에서와 마찬가지로 C에서의 제어입력이 낮은 (전압) 준위의 상태일 때 트랜지스터 Q8은 차단된다. 이것이 다이오드 D1이 전도되는 것을 막게 되며, 또한 Q8에 연결된 Q1의 이미터는 역시 전류통로가 없어진다. 이러한 상태에서 트랜지스터 Q8은 이 게이트의 동작에 아무런 영향을 주지 않으며, Y에서의 출력은 A에서의 데이터 입력에서만 관계된다.
[ 학습정리 ]
1. TTL기술의 발전에 따라, 추가로 개선되어 이제는 TTL 논리군이 디지털 시스템 설계에서 가장 널리 쓰이게 되었다.
2. 모든 TTL게이트는 개방컬렉터(open-collector), 토템-폴(totem-pole) 출력, 3 상태(tristate) 출력 등 세 가지의 서로 다른 출력회로 형태로 나온다.

키워드

<트랜지스터 논리>,   <트랜지스터 논리>