실험 9. 741OP-AMP 해석 실험

소개글

실험 9. 741OP-AMP 해석 실험에 대한 보고서 자료입니다.

목차

실험 9. 741OP-AMP 해석 실험


1. 실험 결과
　실험 9.1 DC ANALYSIS
　　1) DC Voltage
　　2) DC Current
　　3) Offset Voltage
　실험 9.2 AC ANALYSIS
　실험 9.3 Transient ANALYSIS
　실험 9.4 SLEW RATE ANALYSIS

2. 토의

3. DESIGN PROJECT

4. 참고문헌

본문내용

나왔으며, 오차율은 9.48%였다. 즉 약간 이득이 감소하는 것을 볼 수 있는데 이와 같은 이유는, Second Gain Stage소자들이 적절한 바이어스가 걸리지 안아 제대로 증폭기 기능을 수행하지 못한 것 때문으로 볼수 있다.
Unity Frequency는 로 얻어진다. 그러므로 계산값은 자연스럽게 1MHz가 된다. 실제 시뮬레이션값은 더 939.98kHz로 더 작게 나왔는데, 이는 자명하다. 즉 DC Gain과 3dB Frequency가 모두 예상보다 작은 값을 가지기 때문에, 이 둘의 곱한 값도 상대적으로 작을 것이기 때문이다. 또다른 해석을 해보면, 현재 그래프가 -20dB/decade로 감소하고 있다. 하지만 실제 시작점인 DC Gain이 낮았기 때문에, 같은 기울기로 감소하게 되면 상대적으로 더 빨리 0dB선과 만나게 되기 때문에, Unity Frequency가 더 작은 값을 갖는 것을 알 수 있다.
실험 9.3 Transient ANALYSIS
※ 소자값 : , ,
구 분
Vin[Vpp]
Vout[Vpp]
[V/V]
실험회로
2.0
21.99
10.995
계산결과
2.0
22.00
11.000
오차율[%]

0
0
이번에는 Transient 분석을 위하여, Feedback을 걸고, VAC 전압원 대신 VSIN 전압원을 이용해, 2Vpp의 100Hz 소신호를 입력시켰다. 사용한 소자는 위에 표시하였으며, 이때 폐회로 이득은 11V/V가 나왔다. 그 결과, 위의 시뮬레이션 결과와 같이, 제대로 제시간에 제대로 증폭된 신호가 출력된 다는 것을 확인 할수 있었다. 입력전압, 출력전압, 이득을 측정한 결과를 보자. 여기서도 실제 UA 741소자의 결과를 같이 비교해 보았다. 그 결과 모두 예산한 결과가 나왔으며 오차율은 0에 가까웠다. 하지만 이 결과는 느린 주파수에 대한 결과이므로, 다음 SR 실험을 통해 빠른 주파수에서의 결과를 분석해 보았다.
실험 9.4 SLEW RATE ANALYSIS
Slew Rate Simulation 결과
(위 : UA741소자의 파형, 아래: 실험회로의 파형)
※ 조건 : TD=1ns, TF=1ns, PW=12.5us, PER=25us, V1=0V, TR=1ns, V2=5V, R1=1kΩ, R2=1kΩ
※ 계산식 1 :
※ 계산식 2 :
구 분
△T[us]
△V[V]
SR[V/us]
실험회로
4.75
4.169
0.878
실제 OPamp 소자
11.071
5.104
0.461
계산값1


0.487
계산값2


0.590
이론값


0.630
오차율


0.282
이번에는 Vpulse 신호를 이용하여, OP-amp에 계단 입력을 주었다. 즉 갑작스럽게 신호가 0에서 High로 증가시 OP-amp의 출력이 얼마나 빨리 따라갈수 있는지를 분석하는 실험이다. 위와 같이 OP-amp의 비반전 단자는 접지시키고, 비반전 단자에 이득이 1이 되도록 feedback을 걸어주고 구형파 신호를 입력시켜주었다. 이때 주기는 25us로써, 40kHz의 빠른 주파수의 신호를 입력시켰다. 그결과 위와 같은 시뮬레이션 결과가 나왔으며, 실제 사용되는 OP-amp의 Slew Rate를 비교하기 위하여 함께 도시하였다.
2. 토의
이번 실험은 일반적으로 많이 사용하는 UA741 OP-AMP의 내부회로를 직접 설계하여, 설계된 회로가 제대로 동작하는 지를 실험적으로 확인하는 것이다. OP-AMP의 내부에는, 지금껏 전자회로를 통해 배운 갖가지 기술들이 집약적으로 들어가 있는 것을 알수 있다. 일단 입력단에서 위들러 Currnet Mirror를 통해 바이어스 전류를 만들어 낸다. 다음 첫 번째 이득단에는, Differential input Pair가 있으며, 아래로는 Emitter Follower가 존재하여 높은 입력저항을 만들어준다. 또한 차동입력을 Single Ended로 뽑아내어 다음단으로 보내준다. 두 번째 이득단에서는 Emitter Follower와 Common Emitter 증폭기로 이루어져있다. 신호는 증폭시에 Cc의 영향을 받는다. 즉 Miller Effect로 인하여, 더 큰 증폭을 얻을수 있게 된다. 또한 Cc는 Dominant Pole과 두 번째 Pole 사이의 간격을 멀리 만들어, Phase Margin이 좋게 되도록해준다. Out Stage에는 Class AB Push Pull 증폭기가 존재하여 음성신호를 증폭할수 있게해주며, Emitter Follower를 이용하여 낮은 출력저항을 제 공해줄수 있게 된다.
Offset Voltage를 잡아주지 않으면 제대로 동작을 하지 않는 다는 것을 알 수 있었다. 즉 두 차동입력에 입력을 넣어주지 않고 출력전압을 측정한 결과 800mV나 나왔으며 이는 매우 중요한 문제이다. 실제로 우리가 사용하는 ua741에는 기껏해야 51mV가 나오기 때문이다. 이를 잡아주기 위하여 0.81mV의 전압을 입력단에 연결했음에도 불구하고 0.6mV의 전압이 계속 나오는 것을 확인할 수 있었다. 물론 큰 값은 아니지만 여전히 실험 결과에 영향을 미쳤을 것으로 생각된다.
Slew Rate 실험을 제외한 나머지 실험들은, 약간의 오차를 무시한다면 제대로 된 실험결과를 얻었다고 할 수 있다. Slew Rate 실험에서는 파형이 분명 왜곡이 생겨서 나타났고, 이는 분명 바이어스 문제로 생각되어진다.
이번 실험을 통해서 각각의 특성을 가진 회로들이 복합적으로 연결되어, 우리가 원하는 특수한 기능의 디바이스를 만들 수 있다는 사실을 알수 있었으며, OPamp의 내부 특성을 제대로 이해할 수 있었다.
3. DESIGN PROJECT
open loop gain
close loop gain
open loop일때는 피드백이 없어 amp가 가진 자체 이득만 가지지만 , closed loop에서는 피드백에 의해 amp 자체가 가진 이득 보다이득이 줄어 든다.
4. 참고문헌
[1] Adel S. Sedra, Microelectronic Circuit, Oxford University Press, 5th edtion, Newyork, 2004,
[2] 이승훈 외 3명, 대학전자회로 실험, 청문각, 1997년, p.303~p.350

키워드

741OP-AMP,   실험,   DC ANALYSIS,   AC ANALYSIS,   Transient ANALYSIS,   SLEW RATE ANALYSIS