위상 제어 루프

소개글

위상 제어 루프에 대한 보고서 자료입니다.

목차

없음

본문내용

dd/2 일때 VCO의 이득 (주파수 변화 / Vc의 변화)은 얼마인가?
위상 고정 루프에서 Vco 부분 회로도
simulation 출력파형 (Vdd = 2.5V, run to time = 78us)
Vco의 이득은 (주파수 변화 / Vc의 변화)이다.
Vdd가 5V 일때의 주기는 대략 46us이고, 주파수는 21739.13Hz이다.
Vdd가 2.5V 일때의 주기는 대략 69.32us이고, 주파수는 14425.85Hz이다.
따라서 Vco의 이득은 (21739.13-14425.85 / 5-2.5) = 2925.312 Hz/V 이다.
(5)Loop Filter의 cutoff frequency (1/2πRC)가 높아질 경우와 낮아질 경우에, PLL 응답 특성의 변화를 예상하고 그 이유를 제시하시오.
simulation 출력파형
R10(저항값) 및
C3(커패시터 값)
R10 = 1kΩ
C3 = 5uF
R10 = 1kΩ
C3 = 0.1uF
R10 = 0.1kΩ
C3 = 0.1uF
R10 = 10kΩ
C3 = 5uF
Cutoff frequenct (1/2πRC) 가 높아질 경우 R과C의 곱이 작아질 때 이고, LF의 출력변화가 커진다. Cutoff frequency (1/2πRC)를 많이 키우면 Lowpass filter의 역할을 잘 하지 못하게 되서 Vout의 파형이 원하던 파형과 다르게 나타난다.
반대로 Cutoff frequenct (1/2πRC) 가 낮아질 경우 R과C의 곱이 커질 때 이고, LF의 출력변화가 줄어들게 된다. 이때 R과C의 곱의 값이 클 경우 LF의 출력값은 직선에 가까운 형태가 된다.

키워드

중앙대,   전자전기공학부,   3학년2학기,   실험