목차
없음
본문내용
L4
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
0
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
1
1
1
0
1
0
1
1
0
0
1
1
1
1
1
1
0
0
1
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
0
0
1
0
1
1
1
1
1
1
0
1
0
0
1
0
0
1
1
1
1
0
0
1
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
0
1
1
1
1
0
1
0
0
0
0
0
1
1
1
1
1
1
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
회로를 구성할 때 그림은 간단해 보였지만 실제로 연결 시 에 매우 헛갈리고 복잡하여 애를 먹었다. .
5. edge triggered D flip-flop
5.1 두 개의 3입력 NAND gate (TTL 7410)를 이용하여 그림3의 회로를 꾸민다.
5.2 표5을 완성한다. 이 표에 의하여 timing diagram을 그린다.
P
CLK
D
Q
CLK
(1→0)
P
CLK
D
Q
CLK
(0→1)
1
1
1
1
0
변화
없음
1
1
1
1
0
변화
없음
1
1
0
0
1
1
1
0
0
1
1
0
1
0
1
1
0
1
0
1
1
0
0
0
1
1
0
0
0
1
0
1
1
1
0
0
1
1
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
1
1
0
0
1
1
1
0
0
0
1
1
0
0
0
1
1
P
CLK
D
Q
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
0
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
0
1
0
1
1
1
1
0
1
0
1
1
0
0
1
1
1
1
1
1
0
0
1
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
0
0
1
0
1
1
1
1
1
1
0
1
0
0
1
0
0
1
1
1
1
0
0
1
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
0
1
1
1
1
0
1
0
0
0
0
0
1
1
1
1
1
1
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
회로를 구성할 때 그림은 간단해 보였지만 실제로 연결 시 에 매우 헛갈리고 복잡하여 애를 먹었다. .
5. edge triggered D flip-flop
5.1 두 개의 3입력 NAND gate (TTL 7410)를 이용하여 그림3의 회로를 꾸민다.
5.2 표5을 완성한다. 이 표에 의하여 timing diagram을 그린다.
P
CLK
D
Q
CLK
(1→0)
P
CLK
D
Q
CLK
(0→1)
1
1
1
1
0
변화
없음
1
1
1
1
0
변화
없음
1
1
0
0
1
1
1
0
0
1
1
0
1
0
1
1
0
1
0
1
1
0
0
0
1
1
0
0
0
1
0
1
1
1
0
0
1
1
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
1
1
0
0
1
1
1
0
0
0
1
1
0
0
0
1
1
P
CLK
D
Q
소개글