[기초회로실험 A+ 받은 예비+ 결과 실험] 20. 회로망 정리의 검증 : 회로망 해석시 자주 쓰이는 중첩의 정리, 테브낭-노튼의 정리, 밀만의 정리 및 상반정리 등을 실험을 통해 검증해 본다

소개글

[기초회로실험 A+ 받은 예비+ 결과 실험] 20. 회로망 정리의 검증 : 회로망 해석시 자주 쓰이는 중첩의 정리, 테브낭-노튼의 정리, 밀만의 정리 및 상반정리 등을 실험을 통해 검증해 본다에 대한 보고서 자료입니다.

목차

회로망 정리의 검증


1. 실험목적

2. 관련사항 및 이론

3. 실험방법 및 순서

결과값

결과 및 토의

본문내용

은
(14)
식 (14)에서 이외를 0으로 하면
(15)
여기서
즉, (16 )인 관계가 성립된다.
다음에 j번째 폐로에 를 접속한 경우의 폐로 전류는
(17)
앞에서와 같은 방법에 의해
(18)
그런데 어드미턴스 행렬의 경우 상호어드미턴스 사이에는
인 관계가 성립하므로
(19) 가 되어 상반정리가 증명된다.
3. 실험방법 및 순서
(1) 중첩의 정리
1. 그림1의 회로에서 을 그대로 두고 를 단락했을 때 각 저항에서의 전류, 전압의 크기 및 극성을 조사한다.
2. 를 그대로 두고 을 단락했을 때 각 저항에서의 전류, 전압의 크기 및 극성을 조사한다.
3. 를 그대로 두고 각 저항에서의 전류, 전압의 크기 및 극성을 조사한다.
4. 1~3의 결과로부터 전류 및 전압에 관한 중첩의 정리의 성립여부를 검토해 본다.
5. 전원 을 에 병렬 접속하고, 전원 는 그 크기 및 극성을 바꾼 다음 1, 2, 3, 4를 반복한다.
(2) 가역(상반)정리
1. 그림 2의 회로에 있어서 전원 E의 크기를 변화시킬 때 전류계()에 나타나는 전류값과 그 극성을 알아본다.
2. 전원 E의 극성을 바꿔서 변화시킬 때 전류계에 나타나는 전류값과 극성을 조사한다.
3. 그림 3과 같이 전원과 전류계의 위치만을 바뀌어서 1, 2를 반복한다.
4. 1, 2, 3의 결과로부터 가역 정리의 성립 여부를 검토하여라.
(3) 테브낭의 정리 및 노튼의 정리
1. 테브낭의 정리
1) 그림 4-(a)의 회로에서 저항 에 흐르는 전류의 크기와 극성을 측정한다.
2) 단자 a-b간의 개방전압()을 측정한다.
3) 전원 를 단락한 후 단자 a-b에서 회로망측을 바라본 등가 임피던스()를 측정한다.
4) 테브낭의 등가전원 (그림 4-(b))에 저항 을 부하로 접속했을 때 에 흐르는 전류값과 극성을 구하여라 (계산).
5) 1)에서의 측정결과와 4)의 결과를 비교한다.
6) 1)~5)의 결과로부터 4)의 결과를 비교한다.
7) 단자 b-c에 대해서도 1)~6)을 반복한다.
2.노튼의 정리
1) 그림 4_(a)의 회로에 있어서 단자 a-b간의 단락전류()와 그 극성을 측정한다.
2) 노튼의 등가전원(그림 4-(c))에 저항 을 부하로 접속했을 때 에 흐르는 전류값과 극성을 구한다.
3) 1-1)에서의 측정결과와 2-2)의 결과를 비교하라
4) 1)~3)의 결과로부터 노튼의 정리의 성립 여부를 조사한다.
5) 단자 b-c에 대해서도 1)~4)를 반복한다.
결과값
(2) 가역 정리
E[V]
2
4
6
8
10
I
261.41[uA]
1.11[mA]
1.67[mA]
2.23[mA]
2.77[mA]
전원 E의 극성을 바꿔서 측정한 경우
-E[V]
-2
-4
-6
-8
-10
I
-263.9[uA]
-1.12[mA]
-1.65[mA]
-2.22[mA]
-2.74[mA]
(3) 테브낭의 정리 및 노튼의 정리
등가임피던스
(실험)
(이론)
오차
245.94Ω
2.66V
4.31mA
5.15mA
16.31%
329.03Ω
2.41V
2.43mA
2.71mA
10.33%
400.36Ω
2.43V
4.02mA
4.85mA
17.11%
349.43Ω
0.98V
394.72uA
722uA
45.32%
결과 및 토의
이번 실험으로 회로망 해석시 자주 쓰이는 중첩의 정리, 테브낭-노튼의 정리, 밀만의 성리 및 삼반정리를 실험을 통해 검증해 보았다. 처음 실험에서는 전원 E의 크기를 변화 시킬 때 전류계에 나타나는 전류값과 극성을 알아보는 실험이었는데 전원을 올려줄수록 전압도 높게 측정되었다. 또한 극성을 바꾸니 전류계에 전류값은 거의 비슷하고 전류에 극성이 반대가 되는 것을 확인 할 수 있었다.
두 번째 실험은 테브낭의 정리로 임의에 저항에 흐르는 전류를 측정하는 실험이었다.
따라서 임의에 저항외에 회로 저항을 등가임피던스를 측정하고, 등가 전원값을 구한후 테브낭 정리를 이용하여 전류 값을 구할 수 있었다. 실제 실험상에서와 이론상에 오차가 발생하였는데 오차의 원인은 저항내부에 저항이 존재하고 멀티미터계의 내부저항 때문에 발생하였다. 등가 임피던스 에 오차가 가장 컸는데 그 이유는 전류값이 기존에 mA 단위에서 uA 단위로 전류값이 작아지면서 전류의 측정범위를 더 작은 값에서 측정 비교하였기 때문에 오차가 더 커지게 되었다. 오차값을 줄이려면 실험에 사용된 모든 저항값을 정확히 측정할 수 있어야 하고 전류계의 내부저항이 0이어야하고, 디지털 전류계를 사용하였기 때문에 오차를 줄일 수는 있지만 현실적으로 오차를 완전히 없애기는 힘들다.

키워드

필터,   커패시턴스,   웅보출판사,   브리지,   오실로스코프,   회로,   미분,   적분,   다이오드,   회로망 정리의 검증